Способ демодуляции двухфазных трехуровневых сигналов

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИРЕСПУБЛИН 2 1 5/00 Н 04 1. 17 ЕН 66,ое свидетельство кл, Н 03 К 9/04,(5 ФА 3 ГОсудАРстВенный нОмитет сссР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИ ОПИСАНИЕ ИЗОБ К АВТОРСКОМУ СВИДЕТЕЛЬСТ(56) Патент США3820031, кл1974.АвторскВ 951690,4) СПОСОБ ДЕМОДУ 11 ЯЦИИ БИПОЛЯРНОГОЗОМАНИПУЛИРОВАННОГО СИГНАЛА (57) Изобретение относится к технике передачи цифровых данных через проводные линии связи с транформатор. ной развязкой и может использоваться непосредственно для демодуляции сиг- налов, модулированных кодом с расщепленной фазой. 11 елью изобретения является повышение помехоустойчивости, Устройство, реализующее способ демодуляции биполярного фазоманипулированного сигналя, содержит сумматор 1 и детектор 2 переходов, входы Взамен ранее изданного которых соединены с входной шиной 3,интегрирующий фильтр 4, соединенныйс выходом сумматора 1, компараторыположительного 5 и отрицательного 6уровня, соединенные с выходом интегрирующего фильтра 4, элементы И 7и 8, первые входы которых соединенысоответственно с выходами компараторов положительного 5 и отрицательного 6 уровня, а вторые - с соответствующими выходами детектора 2 переходов, триггеры 9,10, входы установки которых соединены с выходами соответствующих элементов И 7 и 8, авыходы - с выходными информационными шинами "единиц" 11 и "нулей" 12,дифференциальный усилитель 13, выходкоторого соединен с вторым входомсумматора 1, а входы - с соответствующими выходными информационными шинами и входами элемента ИЛИ 14, выход которого через элемент 15 задержки соединен со входами обнулениятриггеров 9 и 10. 1 з.п, ф-лы, 2 ил, 1156246Изобретение относится к техникепередачи цифровых данных через приводные линии связи с трансформаторной развязкой и может исполь 5зоваться непосредственно для демодуляции сигналов, модулированных кодом с расщепленной Фазой, а при выполнении дополнительной операциидекодирования - и других разновидностей двухфазных самосинхронизирующихся кодов, имеющих переходы в центре каждого разрядного интервала(центральные переходы),Целью изобретения является повышение помехоустойчивости.На Фиг. 1 представлен пример устройства, реализующего способ демодуляции биполярного Фазоманипулированного сигнала; ча Фигуре 2 - временные диаграммы работы устройства.Устройство, реализующее способдемодуляции биполярного фазоманипулированного сигнала, содержит сумматор 1 и детектор 2 переходов, входы 25которых соединены с входной шиной 3,.интегрирующий фильтр 4 (интегратор),соединенный с выходом сумматора 1,компараторы положительного (первогопорогового) 5 и отрицательного (второго порогового) 6 уровня, соединенные с выходом интегрирующего Фильтра, элементы И 7 и 8, первые входыкоторых соединены соответственно свыходами компаратора положительного5 и отрицательного 6 уровня, а вторые - с соответствующими выходамидетектора 2 переходов, триггеры 9,10, входы установки которых соединены с выходами соответствующих элементов И 7 и .8, а выходы - с выходнымиинформационными шинами "единиц" 11и "нулей" 12, дифференциальный усилитель 13, выход которого соединен свторым входом сумматора 1, а входы - 45с соответствующими выходными информационными шинами и входами элементаИЛИ 14, выход которого через элемент15 задержки соединен с входами обнуления триггеров 9 и 10.50Работает устройство следующим образом.Пусть на вход поступает сигнал,соответствующий кодовой последовательности 11001 (см. Фиг. 2,а)В ка честве интегрирующего фильтра 4 используется интегратор, а в качестведетектора 2 переходов - компараторнулевого уровня. Исходное состояние схемы характеризуется нулевыми значениями сигналов на входе устройства и на выходах всех его элементов, кроме детектора 2 переходов (компаратора нулевого уровня) (см. Фиг 2,е; 2,й), которые не могут повлиять на состояние других элементов.При поступлении кодового сигнала (см. фиг. 2,а) на входную шину 3 устройства, состояния выходов детектора 2 переходов (компаратора нулевого уровня) принимают определенные значения, соответствующие прямой (см. Фиг. 2,е) и инверсной (см. Фиг. 2,й) формам входного сигнала. Однако это не может изменить состояние других элементов устройства. Одновременно с этим входной сигнал, воздействуя через сумматор 1 на вход интегрирующего Фильтра 4, начинает изменять состояние его выхода (см. Фиг. 2,в), увеличивая уровень сигнала при " 1" и уменьшая при "0" значения первого разряда.В момент времени , (см. Фиг, 2,в) выходное напряжение интегрирующего фильтра 4 достигает пороговый уровень одного из компараторов и вызывает изменение состояния компаратора 5 положительного уровня (см. Фиг. 2,с) при "единичном" значении разряда или компаратора .6 отрицательного. уровня (см, Фиг. 2,й) при его "нулевом" значении, Однако это также не может изменить состояние других элементов устройства.Работа логической части устройства происходит по жесткой программе и начинается в момент временисоответствующий поступлению центрального перехода кодового сигнала (см. Фиг. 2,а), который изменяет состояние выходов (см. Фиг. 2,е,й) детектора 2 переходов. Это приводит к совпадению сигналов (см. Фиг. 2. с,Й) и срабатыванию элемента И 7 при "единичном" или к совпадению сигналов (см. Фиг. 2,й,е) и срабатыванию элемента И 8 при "нулевом" значении первого разряда. Срабатывание элементов И 7 или 8, в свою очередь, приводит к срабатыванию триггера 9 или 10 и возбуждению информационных шин "единиц" 11 или "нулей" 12 и возбуждению соответствующих входов дифференциаль" ного усилителя 13 и элемента ИЛИ 14 (см фиг. 2 Ь,1). Импульсы, прошедшие1156246 То с(1 е 2 ) где 0 40 через элемент ИЛИ 14 (см. фиг, 2 р)поступают на вход элементов 15 за-держки с запаздыванием, номинальное То 5значение которого равно -о - на вхо 2 ды обнуления триггеров 9, 10, возвращая триггеры и все связанные с ними цепи в исходное состояние (см, фиг2, 10 Ь,1,1), На этом процесс формирования выходного импульса, соответствующего информационному значению первого разряда входного сигнала, заканчивается, 15Выходные информационные импульсы, воздействуя на входы дифференциального усилителя 13, преобразовываются/в энакопеременный, нормированный по амплитуде сигнал компенсации 20 (см. фиг. 2,1), который поступает на второй вход сумматора 1.При этом амплитуда нормированного по амплитуде компенсационного биполярного сигнала устанавливается рав ной амплитуда входного нормированного по амплитуде биполярного фазоманипулированного сигнала,длительность разрядного интервала,- постоянная времени интегри 35рирования (интегратора), апервый и второй пороговые)уровни - равными 1 с 1 с0 0ф п Для устранения критичности к уровням выходных "нулевого" и "единичи45 ного импульсов и уменьшения ошибок целесообразно использовать в устройстве дифференциальный усилитель с нелинейной передаточной характеристикой, который содержит два логических элемента (схемы) с открытым коллекто ром, образующих входы дифференциального усилителя, выходы которых через иагрузочные резисторы соединены с источником питания, а также прямой и инвертирующий усилители тока, вхо ды которых через масштабные резисторы соединены с выходами схем с открытым коллектором, а их выходы образуют выход дифференциального усилителяи через резистор соединены с общейшиной Формула. изобретения 1. Способ демодуляции биполярного фазоманипулированного сигнала,. включающий суммирование нормированных по амплитуде входного биполярного фазоманипулированного и компенсационного биполярного сигналов, интегрирование суммарного сигнала, формирование двух основных и двух выходных последовательностей импульсов, соответствующих "единичным" и "нулевым" значениям разрядов входного нормированного по амплитуде биполярного фазоманипулированного сигнала, при этом длительности импульсов первой и второй основных последовательностей импульсов равны интервалам времени выхода величиной проинтегрированного суммарного сигнала за пределы области, ограниченной первым и вторым пороговым уровнями соответственно, и формирование компенсационного биполярного сигнала, о т л и ч а ющи й с я тем, что, с целью повышения помехоустойчивости, из входного нормированного по амплитуде биполярного фазоманипулированного сигнала формируют первую дополнительную последовательность импульсов, соответствующих переходу входного биполярного фазоманипулированного сигнала через ноль от положительного уровня к отрицательному, и вторую дополнительную последовательность импульсов, соответствующих переходу через ноль входного биполярного фазоманипулированного сигнала от отрицательного уровня к положительному, при этом фор мирование выходных последовательностей импульсов, соответствующих "единичным и "нулевымзначениям разрядов входного нормированного по амплитуде биполярного фазоманипулированного сигнала осуществляют при совпадении во времени импульсов соответствующих основных и дополнительных последовательностей импульсов, длительность каждого выходного импульса устанавливают постоянной и равной половине разрядного интервала, а компенсационный биполярный сигнал получают путем суммирования выходной последовательности импульсов, соот 115624 б-о 10 а первый равными: 0 с2 ф 0 с02 ветствующих "единичным", и взятойс обратным знаком выходной последовательности импульсов, соответствующих"нулевым" значениям разрядов входного нормированного по амплитуде биполярного фазоманипулированного сигнала. 2, Способ по п. 1, о т л и ч а ющ и й с я тем, что амплитуду нормированного по амплитуде компенсационного биполярного сигнала устанавливают равной; Ц 0 ( 1 етсфк сгде У - амплитуда входного нормированного по амплитуде биполярного Аазоманипулированного сигнала;длительность разрядного интервала,постоянная времени интегрирования,и второй пороговые уровни -1156246 Составитель Б.Ефано Техред Л.Сердюкова Редактор П.Горькова як 431 Производственно-полиграфическое предприятие, г. ужгород, ул. Проектная Тираж 928 ИИПИ Государственног о делам изобретений 035, Москва, Ж,Корректор В.ГиПодписное комитета СССРи открытийаушская наб., д.