Устройство для ввода информации

-;лй ОПИСАНИЕ ИЭОБРЕТЕК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ов о СССР1977.СССР1977. ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Авторское свидетельст9 561180, кл. С 06 Г 3/04,Авторское свидетельствоР 561985, кл. С 06 Р 3/04,(54)(57) 1. УСТРОЙСТВО .ДЛЯ ВВОДА ИНФОРМАЦИИ, содержащее регистр командуправления, регистр подканала, информационный регистр, блок памяти, формирователь тестов, блок управления,блок элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, шифратор, элемент И, с первого по третий элементы ИЛИ, вход информацион-ного регистра является первым информационным входом устройства, первыйвыход блока управления соединен с первым входом элемента И, выход которогоподключен к первому входу блокауправления, второй выход которогосоединен с входом стробирования Формирователя тестов, первый выход которого подключен к одним входам блокаэлементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы которого соединены с соответствую ми входами первого элемента ИЛИ и шиФратора, выход второго элемента ИЛИподключен к второму входу элемента И, о т л и ч а ю щ е е с я тем,что, с целью повышения. надежностиустройства эа счет увеличения полноты контроля, в него введены регистрошибок, блок регистров,демультиплексор и с первого по четвертый мультиплексоры, управляющие входы первого.и второго мультиплексоров, Формирователи тестов и второй вход блока управления являются управляющим входом устройства, выход первого мультиплексора соединен с информационным входом регистра команд управления, выход которого является первым информационным выходом устройства и соединен с первым информационным входом третьего мультиплексора, второй информационный вход которого и информационный вход регистра подканала являются первым информационным входом устройства, выход элемента И соединен со стробирующим входом регистра подканала, второй выход блока управления соединен с управляющими входами третьего и четвертого мультиплексоров, с вторым управляющим входом первого мультиплексора, с управляющим входом С демультиплексора, со стробирующими входами регистра команд управления и информационного регистра, выход которого подключен к первому информационному входу второго и к третьему информационному входу третьего мультиплексоров, выходы блока памяти и регистра подканала подключены соответственно к второму и третьему ин.Формационным входам второго мультиплексора, выход которого является вторым информационным выходом устройства, второй выход формирователя тестов соединен с информационным входом первого мультиплексора, пер- Вф вый выход блока управления подключен к входу "ЗАПИСЬ" блока памяти и к входам управления регистра ошибок и блока регистров, информационный вход которого соединен с выходом шифратора, выход блока регистров1151977 подключен к одному входу третьего элемента ИЛИ, другие входы которого и входы второго элемента ИЛИ подключены к соответствующим выходам регистра ошибок, выход третьего элемента ИЛИ соединен с информационным , входом блока памяти, выход третьего мультиплексора подключен к другим входам блока элементов ИСКЛЮЧАЮЩЕЕ .ИЛИ, информационный вход демультиплексора и первый информационный вход четвертого мультиплексора являются вторым и третьим информационными входами устройства соответственно, первый выход демультиплексора является третьим информационным.выходом устройства, второй выход соединен с вторым информационным входом четвертого мультиплексора, выход которого является четвертым информационным выходом устройства и соединен с четвертым информационным входом третьего мультиплексора, выход первого элемента ИЛИ соединен с информационных входом регистра ошибок,2. Устройство по и. 1, о т л ич а ю щ е е с я темчто формирователь тестов содержит генератор псев. Изобретение относится к цифровой вычислительной технике и может быть использовано для ввода информации в цифровую вычислительную машину.Цель изобретения - повышение на дежности устройства за счет увеличения полноты контроля.На фиг. 1 приведена схема устройства; на фиг. 2 - схема формирователя кодов; на фиг. 3 - схема блока управО ления.Устройство содержит блок 1 сопряжения с центральным процессором, первый мультиплексор 2, регистр 3 подканала, регистр 4 команд управле З ния, блок 5 сопряжения с внешними устройствами, демультиплексор 6, мультиплексоры четвертый 7 и второй 8, информационный регистр 9, формирова-тель 10 тестов, блок 11 управления, 20 третий мультиплексор 12, блок 13 памяти, компаратор 14, входы и выходослучайных чисел и регистр памяти,стробирующий вход которого являетсявходом стробирования Формирователя,а выходы - первым и вторым выходамиФормирователя, вход генератора псевдослучайных чисел является управляющим входом устройства, выход соединенс информационным входом регистрапамяти. 3. Устройство по и. 1, о т л и - ч а ю щ е е с я тем, что блок управления содержит регистр хранения информации, сдвиговый регистр, узел элементов И и узел элементов ИЛИ, выходы которого являются соответствующими выходами блока, а входы соединены с соответствующими выходами узла элементов И, одни входы которого соединены с выходами сдвигового регистра, а другие входы - с одними информационными выходами регистра хранения информации, стробирующий ,вход которого является первым входом блока, другой информационный выход соединен с входом сдвигового регистра, а информационный вход является вторым входом блока. ды устройства и отдельных блоков 15 - 46, блок элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 47, первый элемент ИЛИ 48, шифратор 49, регистр 50 ошибок, блок 51 регистров, второй элемент ИЛИ 52, элемент И 53, третий элемент ИЛИ 54, генератор 55 псевдослучайных чисел 55, регистр 56 памяти, сдвиговый регистр 57, регистр 58 хранения информации., узел элементов И 59, узел элементов ИЛИ 60.Устройство работает следующим . образом.Перед началом работы устройства проводится автономная проверка;С выхода 15 блока 1 сопряжения с центральным процессором на вход 32 формирователя 10 поступает код от центрального .процессора, запускающий генератор 55 псевдослучайных чисел, который вырабатывает восыщраэрядные числа. данные из центрального процессора, определяющие режим про3 11519верки, поступают с выхода 15 блока 1сопряжения с центральным процессоромна вход 36 блока 11 и фиксируютсяв регистре 58 хранения информации,Блок 11 определяет весь ход дальнейших операций. С выхода 35 блока 11на вход 34 формирователя 10 поступаетсигнал, стробирующий запись в регистр 56 памяти формирователя 10кода числа, находящегося в этот момент на выходе генератора 55 псевдослучайных чисел. Число с выхода 31формирователя 10 поступает через мультиплексор 2 на вход 20 регистра 4и с выхода 33 формирователя 10 - на 5вход 44 компаратора 14 для проверкипрохождения контрольного числа пэразличным цепям. Блок 11 в зависимости от заданного режима выдает на выходе 35 управляющие сигналы на 20вход 17 мультиплексора 2, вход 21 регистра 4, вход 26 демультиплексора 6,.вход 27 мультиплексора 7, вход 29регистра 9 информации, вход 39 мультиплексора 12, обеспечивающие пере 25ключение мультиплексоров и демуль.типлексора и стробирующие записьконтрольной информации в регистры.Контрольное число записывается в регистр 4 и с выхода последнего поступает на вход 23 блока 5 сопряженияс внешними устройствами,и через мультиплексор 12 - на вход 43 блока 14сравнения. С выхода 24 блока 5 сопряжения с внешними устройствами через 35/демультиплексор 6 и мультиплексор 7число поступает на вход 25 блока 5 .сопряжения с внешними устройствамии через мультиплексор 12 - .на вход 43компаратора 14. С выхода 22 блока 5 40сопряжения с внешними устройствамичисло поступает на.вход 30 регистра 9, записываясь в него, и черезмультиплексор 12 - на- вход 43 компаратора 14. С выхода регистра 9 че- ф 5рез мультиплексор 12 число поступаетна вход 43 компаратора 14. Блок 11в зависимости от информации, записанной в регистре 58 хранения информации,50по вьцоду 38 выдает иа вход 46 компаратора 14 сигналы, стробирующие запись. результатов сравнения числа,поступающего на вход 43 компаратора 14, и эталонного числа, поступающего на вход 44 компаратора 14, в ре 55гистр.50 ошибок и блок 51 регистров.разряда ошибки,77По окончании цикла проверки при на" личии ошибок компаратор 14 по выходу 45 выдает сигнал на вход 37 блока 11 и на вход 18 регистра 3 подканала сигнал ошибки, Блок 11 по выходу 38 дает сигнал на вход 41 блока 13 памяти, стробирующий запись в блок 13 памяти .информации из регист- ра 50 ошибок и блока 51 регистров, которая поступает с выхода 43 компаратора 14 на вход 40 блока 13 памяти. По сигналу ошибки блок 11 в зависимости от заданного режима либо начинает новый цикл проверки, либо прекращает выдавать управляющие сигналы для дальнейшей проверки. Центральный процессор опрашивает регистр 3 подканала, управляя переключением мультиплексора 8 с помощью сигнала, поступающего с выхода 15 блока сопряжения с центральным процессором на вход 28 мультиплексора 8, информация с выхо- да которого поступает на вход 16 бло" ка 1 сопряжения с центральным процессором, и если код состояния в регистре 3 подканала указывает на ошибку при сравнении, центральный процессор опрашивает блок 13 памяти, информация с которого через мультиплексор 8 и блок 1 сопряжения с центральным процессором поступаетв центральный процессор.После автономной проверки устройство для ввода информации начинает работу в режиме ввода информации, Управляющая. информация от центрального процессора, определяющая режим работы внешнего устройства, с выхода 15 блока 1 сопряжения с центральным процессором поступает через мультиплексор 2 на вход 20 регистра 4 и фиксируется в нем, С выхода регистра 4 информация поступает на вход 23 блока 5 сопряжения с внешними устройствами, а с выхода 24 блока 5 сопряжения с внешними устройствами через демультиплексор 6 - на внешнее устройство. Данные с внешнего устройства через мультиплексор 7 поступают на вход 25 блока 5 сопряжения с внешними устройствами, а с выхода 22 блока 5 сопряжения с внешними устройствами поступает на вход 19 регистра 3 подкаиала, где Формируется код состояния устройства для ввода информации, указывающий на готовность устройства к передаче очеред 1151977ного байта данных, и на вход 30регистра 9. Центральный процессоропрашивает регистр 3 подканала и приготовности устройства для ввода информации к передаче очередного байта данных опрашивает регистр. 9,управляя переключением мультиплексора 8, информация с выхода которогопоступает на вход 1 б блока 1 сопряжения с центральным процессором, сигналом, поступающим с выхода 15блока 1 сопряжения с центральнымпроцессором на вход 28 мультиплексора 8. Информация с регистров через мультиплексор 8 и блок 1сопряжения с центральным процессором поступает в центральныйпроцессор,Таким образом, введение демультиплексора и четырех мультиплексоров5 с соответствующими связями позволяетосуществить проверку различных цепейустройства, введение в компараторрегистра ошибок и блока регистровразряда ошибки позволяет фиксировать10результат сравнения в каждом циклепроверки, который в случае обнаружения ошибки передается в центральныйпроцессор, который определяет неисправную цепь и разряд,что в целомповышает полнотуконтроля устройства, и,следовательно,его надежность.1151977 ставитель И.Алексеевхред 3,Палий Корректор А.Обручар актор Л.Шандо аказ 2325 38 Патен г.ужгород, ул.Проектная,или Тираж 710НИИПИ Государственнпо делам изобр5, Москва, Ж"35, Ра Подписное о комитета СССР ений и открытий ская наб., д, 4/