Частотный модулятор

(191 111) 5473 11511 Н 03 К 7 РЕТЕНИТВУ ПИСАНИЕ ВТОРСИОМУ ЕТЕП, (54)(57) ЧАСТОТНжащий шины модул, щей частот, а таРующей частоты имой частоты на т 59. кое сП 1 МОДУЛЯТОР содер- лирую- одулиоиим же делительделитель модиггерах, о ттем, что, сго диапазона лиру щиис яения рабоч елью астот ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ 3.85. Бюл. У 10Каплун и В.Р. Кузнецовневосточный ордена Трудоного Знамени политехничестут им. В.В. Куйбьппева374.38(088.8)Илиодоров В. Дробные делите1 11тели частоты. Радио,в него дополнительно введены коммутатор и триггер, причем делитель модулирующей частоты выполнен в видереверсивного счетчика, делитель модулируемой частоты выполнен в виде сдвигового регистра с перекрестными связями между триггерами, шина модулируемой частоты подключена к синхронизирующему входу делителя модулируемой частоты, выходы которого подключены к информационным входам коммутатора, управляющие входы которого соединены с выходами делителя модулирующей частоты, а выход - с выходной шиной и синхронизирующим входом триггера, информационный вход которого соединен с шиной модулирующей частоты, а выход - со счетным входом делителя модулирующей частоты, управляющий вход которого соединен с шиной "Направление счета".11.45473Изобретение относится к импульсной технике и может быть использовано при конструировании генераторовс управляемой частотой,Известны устройства Ъля Формирования модулированной последовательности импульсов, содержащие соединенные последовательно суммирующий блоки делитель частоты для получения выходной частоты равной сумме модулируемой и модулирующей частот илисоединенные последовательно элементзапрета и делитель частоты для полу-чения выходной частоты, равной разности модулируемой и модулирующей 15частот 113 .Недостатками данного устройстваявляются узкий рабочий диапазон выходной частоты, связанный с тем,что импульс модулирующей частотыдол Оважен располагаться между импульсамимодулируемой частоты, а также сложность конструкции и синхронизацииобоих частот при работе устройства врежиме суммирования и вычитания частот.Наиболее близок к предлагаемомупо технической сущности являетсячастотный модулятор, содержащий шинымодулируемой и модулирующей частот,делитель модулируемой частоты натриггерах, делитель модулирующейчастоты, Формирователи импульсов иэлемент запрета, причем выходы триггеров модулирующей частоты через Формирователи импульсов подключены кустановочным входам, триггеров делителя модулируемой частоты, вход которого соединен с выходом элемента запрета, вход которого соединен с шиной4 Омодулируемой частоты, а управляющийвход и вход делителя модулирующейчастоты соединены с шиной модулирующей частоты. Делитель модулируемойчастоты делит модулируемую частоту,45а при приходе импульса модулирующейчастоты, срабатывает делитель модулирующей частоты, вызывая через формирователи установку в соответствующее положение триггеров делителямодулируемой частоты, при этом этотимпульс блокирует прохождение черезэлемент запрета импульса модулируемой частоты 2 . Недостатками известного устройства являются узкий рабочий диапазон частоты, вызванный последовательным срабатыванием триггеров обоих делителей, что вызывает снижение максимальной модулируемой частоты по сравнению с предельной частотой срабатывания триггеров, а также регулирование частоты только в области суммы обоих частот.Цель изобретения - расширение ра.- бочего диапазона частот, путем исключения последовательного срабатывания делителей и обеспечения суммы и разности модулируемой и модулирующей частот.Поставленная цель достигается тем, что в частотный модулятор, содержащий шины модулируемой и модулирующей частот, делитель модулирующей частоты и делитель модулируемой частоты на триггерах, дополнительно введены коммутатор и триггер, причем делитель модулирующей частоты выполнен в виде реверсивного счетчика, делитель модулируемой частоты выполнен как сдвиговый регистр с Перекрестными связями между триггерами, шина модулируемой частоты подключена к синхронизирующему входу делителя модулируемой частоты, выходы которбго подключены к информационным входам коммутатора управляющие входы которого соединены с выходами делителя модулирующей частоты, а выход - с вьжодной шиной и синхронизирующим входом триггера, информационный вход которого соединен с шиной модулирующей частоты, а выход - со счетным входом делителя модулирукнцей частоты, управляющий вход которого соединен с шиной "Направление счета".На Фиг,1 представлена структурная схема частотного модулятора; на фиг,2 - временные диаграммы его работы; на Фиг,3 - пример реализации частотного модулятора на микросхемах серии 155 для и = 2.Частотный модулятор содержит делитель 1 модулируемой частоты, коммутатор 2, делитель 3 модулирующей частоты и триггер 4, причем синхронизирующий вход делителя 1 модулируемой частоты соединен с шиной модулируемой частоты, а его выходы - с информационными входами коммутатора 2, управляющие входы которого соединены с выходами делителя 3 модулирующей частоты, а выход - с синхронизирующим входом триггера 4, информационный вход которого соединен с шиной модулирующей частоты, а выход - со счетным входом делителя модулирующей час11454 10 50 3тоты, управляющий вход которогосоединен с шиной "Направление счета",На фиг.2 приведены импульсы 5 модулируемой частоты, импульсы 6 и 7 напрямом и инверсном выходах триггераделителя 1 модулируемой частоты,импульсы 8 и 9 на прямом и ицверсцомвыходах второго триггера делителя 1модулируемой частоты, импульсы 10модулирующей частоты, импульсы 11 и12 ца выходах первого и второготриггеров делителя 3 модулирующейчастоты в режиме вычитания частот,выходные импульсы 13 частотного модулятора в режиме вычитания частот,импульсы 14 и 15 ца выходах первогои второго триггеров делителя 3 модулирующей частоты в режиме сложениячастот и выходные импульсы 16 частотного модулятора в режиме сложениячастот.При выполнении частотного модулятора ца микросхемах серии 155, делитель 1 модулируемой частоты можетбыть выполнен ца микросхемах К 155 25ТМ 2; коммутатор 2 - ца микросхемахК 155 ИЕ 7 и К 155 ЛАЗ, а триггер 4 -ца микросхеме К 155 ТМ.Частотный модулятор работаетследующим образом,ЗОНа сицхроцизирующий вход делителя 1 модулируемой частоты поступаютимпульсы с частотой Е. На прямых иицверсцых выходах и триггеров этогоделителя образуется последовательность из 2 п,сдвицутых прямоугольных35напряжений с частотой Г/2 п, (где и -число разрядов делителя модулируемойчастоты). Выходные сигналы этогоделителя поступают ца информационныевходы коммутатора 2, Управляющиевходы коммутатора 2 подключены к выходам реверсивного делителя 3 модулирующей частоты так, что ца выходкоммутатора 2 проходит только один-и информационный сигнал, поданныйч45ца вход коммутатора 2 с номером 1,определяемым текущим значением кодаделителя 3. Выходной сигнал коммутатора 2 подается. ца вход сицхроцизации триггера 4. Припоступлеции цаицформациоццый вход триггера 4 импульса модулирующей частоты триггер4 перейдет в единичное состояцие по 73 4переднему фронту сигнала на его входе синхронизации. Затем по переднему фронту выходного сигнала триггера 4 изменится код делителя 3, причем в зависимости от сигнала, управляющего направлением счета, к содержимому счетчика будет прибавляться.или вычитаться единица. Добавление единицы к содержимому счетчика 3 вызовет подключение к выходу коммутатора 2 следующего (1+1) -го информационного сигнала, имеющего запаздывание по отношению к -му информационному сигналу ца время, оавцое периоду Т импульсов модулируемой частоты. Это приведет к увеличению положительного полупериода выходного сигнала коммутатора 2 ца величину Ту, что эквивалецтцо запрету прохождения одного импульса модулируемой частоты ца вход делителя 1. Среднее значение частоты выходных импульсов коммутатора 2 при этом будет равно (й-Р)/(2 п). Аналогично при переводе .реверсивного делителя 3 в режим вычитания среднее значение частоты выходных импульсов коммутатора 2 будет равно (Г+Г) /(2 п),Предельная частота модулируемого сигнала Е равна предельной частоте срабатывания триггеров делителя 1. Разрядность делителя 1 определяется из условия, что суммарная задержка срабатывания триггера 4, делителя 3 и коммутатора 2 це превышает величину (и)Ту . Действительно время (и)Т длится положительный полу- период выходного сигнала коммутатора 2 при работе делителя 3 в режиме вычитация, Частота модулирующего сигнала Р должна быть це выше Е/(2 п).Введение в частотный модулятор триггера и коммутатора, а так же выполнение его делителей в виде реверсивцого счетчика и регистра сдвигас перекрестными связями позволяет увеличить частоту модулируемого сигнала до предельной частоты срабатываиия триггеров делителей и, кроме того, осуществлять как режим сложеция, так и режим вычитания модулируемой и модулирующей частот, что существеицо расширяет рабочий диапаэоц частот модулятора.аказ 1187/42 72 дниСР ое б.,Патент", г. Ужгород, ул. Проектная иал Тирах 8 ВНИИПИ Государств по делам изобре 113035, Москва, Жного комитета ний и открыти 5, Раушская н