Кодоуправляемый фазовращатель

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 4(51) С 0 ейные выводы пе рого каскада с вого усилителя занные выводы исторов второг выходом усилит связанные выво связа в вто приче зисто рвых реоединенывторого второго и о каскада еля перво ды третье с входом и аскада, св ретьего ре соединены с о каскада,о и четверт скада сое усилителя ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(71) Московский институт электроннойтехники(54)(57) КОДОУПРАВЛЯЕМЫЙ ФАЗОВРАЩАТЕЛЬ, содержащий цифровой управляе-мый резистор, цифровой вход которогосоединен с шиной входного кода, иоперационный усилитель с резисторомобратной связи, вход операционногоусилителя соединен с выходом цифрового управляемого резистора, выходоперационного усилителя является выходом устройства, о т л и ч а ю щ и йс я тем, что, с целью увеличенияточности задания джазового сдвига, внего введены резисторы, усилителии коммутатор, причем резисторы иусилители расположены каскадами,число которых равно ь, так, что впервый каскад входят два резистора,к связанным выводам которых подключен вход усилителя, а другие выводысоединень с опорными входами устройства, второй каскад состоит изчетырех резисторов и двух усилителей1,ЯО 1145299 ого резисторов второго инены с входом второго орого каскада, а крайние выводы первого и четвертого резисторов второго каскада соединены опорными входами устройства, и так далее, причем в -й каскад содержит 2 резисторов и 2 " усилителей, ре зисторы м-го каскада расположены попарно так, что связанные выводы каждой пары резисторов соединены с входом одного из усилителей этого каскада, крайние выводы резисторов каждой пары подключены к крайним выводам резисторов соседней пары и к выходам соответствующих усилителей (в -1)-го каскада, а крайние выводы первого и последнего резисторов - к опорным входам устройства, крайние входы коммутатора соединены с опорными входами устройства, а остальные входы - с выходами усилителей всех каскадов, цифровой вход коммутатора связан с шиной входного кода а оба выхода коммутатора подключены к входам циАрового управляемого резистора.1145299 4Изобретение относится к вычислительной и инАормационно-измерительной технике и может быть использовано в комбинированных вычислительныхустройствах и системах управления.Известен преобразователь код-Ааза,осуществляющий преобразование кода впропорциональный Аазовый сдвиг синусоидального напряжения, содержащий коммутатор опорных напряжений, линейные 10дискретно-управляемые сопротивления,сумматор, инвертирующий сумматор, вкоторый для повышения точности регулирования Аазового сдвига введеныдве цепи последовательно соединенныхоперационных усилителей, в цепи обратной связи которых Включены линейные дискретно-управляемые кодом Фазового сдвига сопротивления, и посто"янные сопротивления во входной цепиГ 10Однако при высокой точности регулирования Аазового сдвига подобные преобразователи содержат большое количество линейных дискретно-управляемых сопротивлений,25Наиболее близким к предлагаемомупо технической сущности и достигаемому результату является преобразователь код-Ааза, содержащий цифровойуправляемый резистор, циАровой вход30которого соединен с шиной входногокода, масштабные резисторы, первыевыводы которых соединены с выводамициАрового управляемого резистора,первый и второй сумматоры, первыевходы которых являются соответствен"но первым и вторым входами устройства, и операционный усилитель с резистором обратной связи, выход кото.рого является выходом устройства иподключен к вторым входам первого ивторого сумматоров, выход первогосумматора соединен с вторым выходомпервого масштабного резистора, выходвторого сумматора подключен к второму выводу второго масштабного ре 43зистора, вход операционного усилителя соединен с разрядными резистора"ми циАрового управляемого резистора 21.Недостатками данного устройстваявляются наличие остаточных амплитудных и Аазовых погрешностей, обусловленных использованием апроксимации с помощью дробно-рациональнойАункции второго порядка, и связанных с этим применением нестандартныхрезисторов высокой точности и сложностью в регулировке устройств. Цель изобретения - увеличение точности задания фазового сдвига.Указанная цель достигается тем, что в кодоуправляемый фазовращатель, содержащий .цифровой управляемый резистор, цифровой вход которого соединен с шиной входного кода, и операционный усилитель с резистором обратной связи, вход операционного усилителя соединен с выходом циАрового управляемого резистора, выход операционного усилителя является выхо дом устройства, введены резисторы, усилители и коммутатор, причем резисторы и усилители расположены каскадами, число которых равно в , так, что в первый каскад входят два резистора, к связанным выводам которых подключен вход усилителя, а другие выводы соединены с опорными входами устройства, второй каскад состоит из четырех резисторов и двух усилителей, причем связанные выводы перВых резисторов второго каскада соединены с входом первого усилителя второго каскада, связанные выводы второго и третьего резисторов второго каскада соединены с выходом усилителя первого каскада, связанные выводы третьего и четвертого резисторов второго каскада соединены с входом второго усилителя второго каскада, а крайние выводы первого и четвертого резисторов второго каскада соединены с опорными входами устройства, и так далее, причем в-й каскад содержит 2 резисВ"1торов иусилителей, резисторы в-го каскада расположены попарно так,что связанные выводы каждой пары резисторов соединены с входом одного из усилителей этого каскада, крайние выводы резисторов каждой пары подключены к крайним выводам резисторов соседней пары и к выходам соответствующих усилителей (в -1)-го. каскада, а крайние выводы первого и последнего резисторов - к опорным входам устройства, крайние входы коммутатора соединены с опорными входами устройства, а остальные входы - с выходами усилителей всех каскадов, циАровой вход коммутатора связан с шиной входного кода, а оба выхода коммутатора подключены к входам цнАрового управляемого резистора.На чертеже схематически изображена структурная схема предлагаемого кодоуправляемого Фазовращателя.( 1 - код,ми разрядами где Омладши образованныйвходного кодауправляемогоивы соотноше 5= 1 щ = сопзй 3Кодоуправляемый Аазовращательсостоит из фазосдвигающих ячеек 1-п,включающих резисторы 2 и 3, усилители 4 коммутатора 5, цифровогоуправляемого резистора 6, операцион. ного усилителя 7 с резистором Я обратной связи, причем вход операционного усилителя 7 связан с выходомциАрового управляемого резистора 6,а выход является выходом устройства,в старших разрядов входного кодаЕ, связаны с коммутатором 5, амладших разрядов - с циАровым управляемым резистором б, резисторы 2 и 3и усилители 4 образуют фазосдвигающие ячейки, расположенные каскадами,число которых равно в, так, что впервый каскад входят два резистора 2и 3, к связанным выводам которых подключен вход усилителя 4, а другиевыводы соединены с опорными входамиустройства, второй каскад состоитиз двух резисторов 2, двух резисторов 3 и двух усилителей 4, причемсвязанные выводы первых двух резисторов 2 и 3 второго каскада соединены с. входом первого усилителя 4 второго каскада, связанные выводы первого резистора 3 и второго резистора 2второго каскада соединены с выходом 30усилителя 4 первого каскада, связанные выводы второй пары резисторов 2и 3 второго каскада соединены с входом второго усилителя 4 второго каскада, а крайние выводы первого ре- З 5зистора 2 и второго резистора 3 второго каскада - с опорными входамиустройства, и так делее, причем в-йкаскад содержит 2 щ Аазосдвигающихячеек, связанные выводы каждой пары 40резисторов 2 и 3 1-го каскада соединены с входом соответствующегоусилителя 4 этого каскада, а крайниевыводы резисторов каждой пар.я подключены к крайним выводам резисторов 45соседней пары и к выводам соответствующих усилителей 4(ш -1)-го каскада, крайние выводы первого резистора 2 и последнего резистора 3ъ -го каскада - к опорным входам 50устройства, крайние входы коммутатора 5 соединены с опорными входамиустройства , а остальные входыс выходами усилителей 4 всехкаскадов , а оба вывода коммутатора 5 подключены к входамцифрового управляемого резистора б,Устройство работает следующим образом.Иа входы поступают два синусоидальных опорных напряжения, сдвинутых по Аазе на 90 Резисторыи 3 и усилители 4 об. разуют Аазосдвигающие ячейки, делящие сдвиг Ааз между напряжениями, поступающими на их входы пополам, поскольку величины сопротивлений резисторов 2 и 3 равны между собой, причем точность деления сдвига фаз зависит от равенства номиналов резисторов 2 и 3, а не от их абсолютных значений, Компенсация амплитудной погрешности выходного напряжения каждой Аазосдвигающей ячейки осуществляется изменением коэААициента усиления усилителя 4. Таким образом, сдвиг Ааз между напряжениями на соседних входах коммутатора 4 а амплитуды напряжений равны между собой и равны 11С помощью коммутатора 5, управляемого в старшими разрядами входного кода И на аналоговые входы цифрового управляемого резистора б пода ются любые два соседних напряжения со сдвигом Аазы дУ . На выходе циАрового управляемого резистора 6, содержащего резистивную матрицу типа КК с двухозиционными ключами, управляемыми ь младшими разрядами входного кода И , имеют напряжение, амплитуда и Ааза которого равны Для идеального код азовращателя справедия) 5111 ЬЧИМ 1- Й ) СО 5 Ь Ч 3), (8) и (9) в ться сколько угдБ и У за числа старших р 11 юфпв - 3 (ЬЧ 11 дно рмуло добачени дносчет то мож алых з величе рядов ия м кода при25 с 0,5% Иэ формул (4)-(7) можно получить выражения для амплитудной и Аазовойпогрешностейф Ч - ( 001%При равенстве дискрета преобразования методической погрешности число разрядов входного кода в + ь = 13.Операционный усилитель 7 с резистором 8 обратной связи служит для согласования выходного сопротивления 10 цифрового управляемого резистора 6и сопротивления нагрузки,Предлагаемое усреализуется с испо 15 дартных матриц типных операционных у говых ключей, прос поскольку не имеет и допускает реализ 20 исполнении,роиство успешно ьзованием стан- КК, интегральилнтелей и аналоо в настроике, обратных связей цию в гибридномФидвад ШШ Закаэ 1166/34 Тираж 748 теит", Г.УВГОРОФ Уп дписное нав