Цифровой некогерентный дискриминатор задержки псевдослучайного радиосигнала

СОЮЗ СОВЕТСНИХсаюлвмипиРЕСПУВЛИН,ЭШ Н 04 Ь 7/06 ПИСАНИЕ ИЗОБРЕТЕН ТВУ К АВТОРСК ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬГГИЙ(прототип),(54) (57) ЦИФРОВОЙ НЕКОГЕРЕНТНЫЙДИСКРИМИНАТОР ЗАДЕРЖКИ ПСЕВДОСЛУЧАЙНОГО РАДИОСИГНАЛА по авт.св. У 726671,о т л и ч а ю щ и й с я тем, что,с целью повышения точности путемисключения сбоев в работе дискриминатора при совпадении счетных импульсов с моментами изменения фазы входного сигнала, в него введе,.801131034 ны дополнительный. блок задержки, управляемый коммутатор и последовательно соединенные фазосдвигающий. блок и тактируемый триггер, при этом третьи входы реверсивных счетчиков соединены с выходом второго формирователя импульсов через управляемый коммутатор к другим входам которого подключены соответственно выход второго формирователя импуль-. сов через дополнительный блок задержки, прямой и инверсный выходы тактируемого триггера, причем первый вход фазосдвигающего блока подключен к входу опорной частоты второго формирователя импульсов, второй вход ф объединен с входом формирователя входного сигнала, а инверсный выход тактируемого триггера подключен к другому входу тактируемого триггера.входу вычитающего блока, а также опорный генератор, выходы которого подключены к другим входам первого и второго перемножителей, формирователь входного сигнала, блок задержки и два формирователя импульсов, причем выход формирователя входного сигнала подключен к входам первого и второго перемножителей, дополнительный выход опорного генератора через последовательно соединенные первый формирователь импульсов и блок задержки подключен к вторым входам реверсивных счетчиков, третьим входы которых соединены с вы-, ходом второго формирователя импульсов, вход которого объединен с входом опорного генератора, а выход первого формирователя импульсов подключен к другим входам стробирующих блоков, введены дополнительный блок задержки, управляемый коммутатор и последовательно соединенные фазосдвигающий блок и тактируемый триггер, при этом третьи входы реверсивных счетчиков соединены с выходом второго формирова-.,; теля импульсов через управляемый коммутатор, к другим входам которого подключены соответственно выход второго формирователя импульсов через дополнительный блок эадежки, прямой и инверсный выходы тактируемого триггера, причем первый вход фазосдвигающего блока подключен к входу опорной частоты второго формирователя импульсов, второй вход объединен с входом формирователя входного сигнала,а инверсный выход так-. тируемого триггера подключен к другому входу трактируемого триггера.На чертеже представлена структурная электрическая схема предложенного цифрового некогерентного дискриминатора задержки псевдослучайного радиосигнала.Цифровой некогерентный дискриминатор задержки псевдослучайного радиосигнала содержит формирователь 1 входного сигнапа, первый и второй перемножители 2 и 3, реверсивные счетчики 4 и 5, втробирующие блоки 6 и 7, вычитающий блок 8, блок 9 задержки, формирователи 10 и 11 имлульсов, опорный генератор 12, состоящий из двух делителей 13 и 14 частоты, третьего и четвертого перемножителей 15 и 16, регивтра 17 сдвига с обратными связями и элемен 45 1 113 1034 2Изобретение относится к техникесвязи и может использоваться в системах связи и управления с псевдослучайными сигналами.По основному авт.св. В 726671известен цифровой некогерентный дискриминатор задержки псевдослучайного радиосигнала, содержащий объединенные по входу первый и второйперемножители, выход каждого из которых через последовательно соединенные реверсивный счетчик и стробирующий блок подключен к соответствующему входу вычитающего блока,а также опорный генератор, выходыкоторого подключены к другим входам первого и второго перемножителей, формирователь входного сигнала, блок задержки и два формирователя импульсов, причем выход формирователя входного сигнала подключен к входам первого и второго перемножителей, дополнительный выход"опорного генератора через последовательно соединенные первый формирователь импульсов и блок задержки подключен к вторым входам реверсивных счетчиков, третьи входы которых соединены с выходом второго формирователя импульсов, вход которогообъединен с входом опорного гене 30ратора, а выход первого формирователя импульсов подключен к другимвходам стробирующих блоков 1 1.Однако известный цифровой некогерентный дискриминатор задержки З 5имеет недостаточные устойчивостьи точность, поскольку иэ-за случайности начальной фазы входного сигнала возникает неоднозначность в отсчетах, приводящая к срыву работыдискриминатора при совпадении счетных импульсов с моментами измененияфазы входного клиппированного сигнала.Цель изобретения - повьппениеточности путем исключения сбоев вработе дискриминатора при совпадении счетных импульсов с моментами изменения фазы входного сигнала.Эта цель достигается тем, чтов цифровой некогерентный дискриминатор задержки псевдослучайногорадиосигнала, содержащий объединенные по входу первый и второй перемножители, выход каждого из которых55через последовательно соединенныереверсивный счетчик,и стробирующийблок подключен к соответствующему11310 3та И 18, а также фаэосдвигающийблок 19, тактируемый триггер 20, уп"равляемый коммутатор 21, состоящийиз ключей 22 и 23 и элемента ИЛИ 24,и дополнительный блок 25 задержки.Цифровой некогерентный дискриминатор работает следующим образом.На вход поступает,псевдослучайный радиосигнал, представляющий со Обой гармоническое колебание, манипулированное по фазе двоичной псевдослучайной последовательностью (ПСП).Этот сигнал проходит через формирователь 1 входного сигнала, который может быть выполнен, например,в виде жесткого ограничителя. Образовайный при этом сигнал, называемый клиппированным, поступаетна первые входы первого и второгоперемножителей 2 и 3 соответственно.На другие входы первого и второгоперемножителей 2 и 3 подается опорный клиппированный сигнал, полученный при перемножении опорных последовательностей каналов отставанияи опережения, подаваемых на первыерходы третьего и четвертого перемножителей 15 и 16, на вторые входы которых поступаетопорный,меандрот делителя 13 частоты. Этот меандрформируется путем деления частотыопорного синхросигнала, подаваемогона вход,.и имеющего вид меандра,делителем 13 частоты. В рассматриваемом примере частота опорного синх росигнала= 4 Р и делитель 13частоты имеет коэффициент деленияй = 2, в. результате чего частотаопорного меандра= 2 Р . Выходныесигналы третьего и четвертого перемножителей 15 и 16 представляют собойклиппированные опорные радиосигналы.После перемножения в первом и второмперемножителях 2 и 3 клиппированного входного псевдослучайного радиосигнала с опорными клиппированнымипсевдослучайными радиосигналами каналов отставания и опережения, поступающим и от третьего и четвертогоперемножителей 15 и 16 соответственно, получаются два сигнала,управления, которые подаются на управляющие входы реверсивных счетчиков4 и 5 соответственно. Эти сигналыслужат для уйравления направлением 55счета счетных импульсов, подаваемыхна счетные входы реверсивных счетчиков 4 и 5. Счетные импульсы образуют 34 а.ся из опорного синхросигнала, который проходит через формирователь 11импульсов. В формирователе 11 импульсов производится формирование короткнх счетных импульсов из опорногосинхросигнала, так что частота следования счетных импульсов = 4В реверсивных счетчиках 4 и 5 производится накопление счетных.импульсов, поступающих от формирователя 11 в течение периода опорной ПСП. Знак каждого накапливаемого счетного импульса при этом определяется полярностью направления, подаваемого на управляющий вход реверсивного счетчика 4 или 5. По завершении периода ПСП в реверсивных счетчиках 4 и 5 будут накоплены числа.По завершении периода ПСП во всех разрядах регистра 17 сдвига с обратными связями содержатся единицы, в результате чего на выходе элемента И 18 появляется нулевое напряжение. В момент появления этого напряжения формирователь 10 импульсов выдает импульс, поступающий на управляющие входы (входы открывания) стробирующих блоков 6 и 7, которые пропускают содержимое реверсинных счетчиков 4 и 5 на входы сложения и вычитания вычитающего блока 8 соответственно. Существенным является то, что из реверсивных счетчиков 4 и 5 в вычитающий блок 8 переписывается содержимое без знака, т.е. в вычитающем блоке 8 выполняется операция вычитания модуля числа, занесенного в реверсивный счетчик 5, из модуля числа, занесенного в реверсивный счетчик 4:ЕСТ 1=о+-ь-о,-о /Операции переписи и вычитания могут быть выполнены в параллельной или последовательной форме. После пер. реписи содержимого реверсивных счетчиков 4 и 5 в вычитающий блок 8 на входы, сброса этих реверсивных счетчиков 4 и 5 поступает короткий импульс от блока 9 задержки, который устанавливает реверсивные счетчики 4 и 5 в нулевое состояние, и весь цикл работы цифрового иекогерентного дискриминатораповторяется снова. Для обеспечения несмещенности оценки задержки, образуемой некогерентным дискриминатором, необходимо, чтобы перепись содержимого реверсивныхсчетчиков 4 и 5 и их установка в нулевое состояние производились за время меньшее периода следования счетных импулвоов.При совпадении счетных импульсов 5 (частота 4) с моментом изменения фазы клиппированного входнопо сигнала на входе реверсивных счетчиков 4 и 5 возникает неоднозначность или потеря отсчетов, записанных в реверсивном счетчике, Такое положение счетных импульсов относительно входного клиппированного сигнала соответствует моменту совпадения фаз входного и опорного синхросигнала. При этом в фазосдвигающем блоке 19 вырабатывается импульс, соответствующий моменту совпадения фаз сравниваемых сигналов. Этот импульс, поступая на счетный вход, перекрывает тактируемый 20 триггер 20.Пусть в начальный момент тактируемый триггер 20 находится в единичном состоянии, тогда ключ 22 открыт, а ключ 23 закрыт, и счетные импульсы от формирователя 11 импульсов через открытый ключ 22 и элемент ИЛИ 24 поступают на третий вход реверсивных счетчиков 4 и 5, При поступлении очередного импульса с выхода фазосдвигающего блока 19 тактируемый триггер 20 переключается, при этом ключ 22 закрывается, ключ 23 открывается, тогда на третьи входы реверсивных счетчиков 4 и 5 поступают счетные импульсы, задержанные в дополнительном блоке 25 задержки на величину, равную/2 входного клиппированного сигинала. Таким образом, введение в известный цифровой некогерентный дискриминатор новых элементов позволяет исключить сбои в работе цифрового некогерентного дискриминатора из-за совпадения временного положения счетных импульсов с моментом перехода фазы входного сигнала. В результате повышается устойчивость и точность работы цифрового некогерентного дискриминатора.оставитель В.Евдокимоваехред .С.Мигунова Корректор А.Об актор Н.Пушненкова аказ 96 Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 Тир ВНИИПИ Госу по делам из 113035, Мос