Следящий электропривод

(19) ИИ Щффф 4 ффФФ 7% Юмем юмсавт стыдЩЮ.АД ОПИСАНИЕ ИЗОБРЕТЕНИЯ Фаз с.цсъ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙФ(56) 1. Авторское свидетельство СССРпо заявке В 3509075/24-07,кл, Н 02 Р 5/40, 1982.(54)(57) СЛЕДЯЩИИ ЭЛЕКТРОПРИВОД поавт. св, В 1092686, о т л и ч а ю -щ и й с я тем, что, с целью повышения точности, в него введены двафазных формирователя импульсов сброса, а каждый из интеграторов блоков.выделения ошибки сигнала заданияснабжен дополнительным входом, подключенным к одному из выходов соответствующего фаэного формирователяимпульсов сброса, второй выход котоЗ 15 В Н 02 Р 5/40 Н 02 Р 7/42 рого соединен с выходом соответствующего интегратора, а вход подключен к выходу синфазной ЭДС соответствующей фазы блока выделения фазных ЭДС, при этом каждый из фазных формирователей импульсов сброса выполнен состоящим из двух блоков определения полярностей сигналов, фазосдвигающей КС-цепи, резистора, логической схемы ИСКЛЮЧАЮЩЕЕ ИЛИ и управляемого клю.ча, выходы которого образуют выходы фазного формирователя импульсов сброса, а управляющий вход подключен к выходу логической схемы ИСКЛЮЧАЮЩЕЕ ИЛИ, соединенной входами с выходами блоков определения полярностей сигналов, вход первого иэ которых подключен к выходу фазосдвигающейРКС-цепи, вход второго подключен к одному из выводов резистора, другой вывод которого объединен с входом фаэосдвигающей КС-цепи и образует вход фаэного формирователя импульсов сброса.1 11310Изобретение относится к электротехнике, а именно к частотно-управляемым электроприводам переменноготока, и предназначено для использо-вания в системах, требующих высокогокачества регулирования.По основному авт. св. 9 1092686известен следяющий электропривод,содержащий синхронный исполнительныйдвигатель, к каждой из силовых фаз Оных обмоток которого через усилительподключен выход блока выделения ошиб 1 ки сигнала задания данной фазы, включающий в свой состав последовательно соединенные блок умножения, подключенный одним входом к блоку задания, и вычитающий блок, выход которого является выходом блока выделения ошибки сигнала задания, пусковой блок, а также блок выделения 20фазных ЭДС, связанный с фазными обмотками синхронного исполнительногодвигателя и снабженный выходами синфазной и опережающей ,квадратурнойЭДС, а в состав каждого блока выделения ошибки введен интегратор, приэтом синфазные выходы блока выделения фазньгх ЭДС соединены с другимивходами блоков вычитания, а выходыопережающей квадратурной ЭДС соединены с входами интеграторов, выходыкоторых подключены к соответствующимвторым входам блоков умножения,Недостатком известного следящегоэлектропривода является невысокаяточность из-за неконтролируемогодрейфа входной цепи операционногоусилителя, который не позволяет осуществить точное интегрирование входного сигнала. 40 Целью изобретения является повышение точности регулирования путем устранения дрейфа интеграторов.Указанная цель достигается тем, ,что в следящий электропривод введены 45 два фазных формирователя импульсов ,сброса, а каждый из интеграторов блоков выделения ошибки сигнала задания снабжен дополнительным входом, подключенным к одному из выходов 50 соответствующего фазного формирователя импульсов сброса, второй выход которого соединен с выходом соответствующего интегратора, а вход подключен к выходу синфазной ЭДС соот ветствующей фазы блока выделения фазных ЭДС при этом каждый из фазных формирователей импульсов сброса вы 09 2полнен состоящим из двух блоков определения полярностей сигналов, фазосдвигающей КС-цепи, резистора, логической схемы ИСКЛЮЧАК 61 ЕЕ ИЛИ и. управляемого ключа, выходы которого образуют выходы фазного формирователя импульсов сброса, а управляющий вход подключен к выходу логической схемы ИСКЛЮЧАЮЩЕЕ ИЛИ, соединенной входами с выходами блоков определения полярностей сигналов, вход первого из которых подключен к выходу фазосдвигающей КС-цепи, вход второго подключен к одному из выводов резистора, другой вывод которого объединен с .входом фазосдвигающей КС-цепи и образует вход фазного формирователя импульсов сброса.На чертеже изображена структурная схема двухфазного варианта следящего электропривода.Следящий электропривод состоит из синхронного исполнительного двигателя 1, блока 2 выделения фазных ЭДС, блоков 3 и 4 выделения ошибки сигнала задания по фазам исполнительного двигателя 1, усилителей 5 и 6, блока 7 задания. Каждый из блоков 3 и 4 выделения ошибки сигнала задания содержит последовательно включенные интеграторы 8 и 9, блоки 10 и 11 умножения, блоки 12 и 13 вычитания. Для начального пуска следящий электропривод при необходимости может быть снабжен также пусковым блоком 14, связанным с интеграторами 8 и 9. С помощью пускового блока 14 обеспечивается установка. исходного состояния интеграторов 8 и 9 перед пуском и начальное изменение их выходных сигналов. Выход каждого из блоков 3 и 4 выделения ошибки сигнала задания через усилители 5 и 6 соответственно подсоединены к своей силовой фазной обмотке синхронного исполнительного двигателя 1, с которым связан блок 2 выделения фазных ЭДС. Последний имеет для фаз А и В синхронного исполнительного двигателя 1 соответствующие этим фазам выходы Ас и Вс синфазных ЭДС и выходы А и В опережающих квадратурных ЭДС, Выход блока 7 задания соединен со входами блоков 10 и 11 умножения. Выход синфазной ЭДС Ас блока 2 выделения фазных ЭДС соединен с другим входом вычитающего блока 12, а выход А 1 опережающей квадратурСледящий электропривод работаетследующим образом. Сигнал с выхода блока 7 задания, поступающий на блоки 10 и 11 умножения, определяет долю эталонных напряжений, роль которых в каждой фазе выполняют выходные напряжения интеграторов 8 и 9, соответствующие,55 з 1131ной ЭДС блока 2 выделения фазных ЭДСсоединен со входом интегратора 8.Аналогично выход В блока 2 выделесния фазных ЭДС подключен к другомувходу вычитающего блока 13, а выходВ блока 2 выделения фазных ЭДС -ко входу интегратора 9.Блок 2 выделения фазных ЭДС можетбыть выполнен, например, в виде до-,полнительных тахометрических обмотоксинхронного исполнительного двигателя 1.В следящий электропривод введеныдва фазных формирователя 15 и 16импульсов сброса, а каждый из интеграторов 8 и 9 блоков 3 и 4 выделенияошибки сигнала задания снабжен дополнительным входом, подключенным кодному из выходов соответствующихфазных формирователей 15 и 16 импульсов сброса, второй выход которых соединен с выходом соответствующих интеграторов 8 и 9, а вход подключен к выходу синфазной ЭДС соответствующей Фазы блока 2 выделенияФазных ЭДС, при этом каждый из Фазных формирователей 15 и 16 импульсов сброса выполнен состоящим издвух блоков 17, 18 и 19, 20 определения полярностей сигналов, фазосдви-ЗОгающей КС-цепи 21 и 22, резисторов23 и 24, логических схем ИСКЛЮЧАЮЩЕЕИЛИ 25 и 26 и управляемых ключей27 и 28, выходы которых образуютвыходы фазных формирователей 15 и3516 импульсов сброса, а управляющийвход подключен к выходу логическихсхем ИСКЛЮЧАЮЩЕЕ ИЛИ 25 и 26, соединенных входами с .выходами блоков17, 18 и 19, 20 определения полярностей сигналов, вход первого из которых 17(19) подключен к выходу фазосдвигающей КС-цепи 21(22), а входвторого подключен к одному из выводов резисторов 23 и 24, другойвывод которого объединен с входомФазосдвигающей КС-цепи 21(22) и образует вход Фазных формирователей15 и 16 импульсов сброса,009 4например, требуемой скорости вращения электропривода.На основные входы интеграторов8 и 9 поступают опережающие квадратурные ЭДС соответственно Ак, Вк свыходов блока 2 выделения фазныхЭДС, После масштабирования с помощьюблоков 10 и 11.умножения выходныесигналы интеграторов 8 и 9 поступают на первые входы блоков 12 и 13вычитания соответственно, на другиевходы которых поступают синфазныеЭДС соответственно Ас, Вс с выходовблока 2 выделения фазных ЭДС,На выходах блоков 12 и 13 вычитания формируются фазные сигналы рассогласования между заданной и измеренной скоростью вращения, которыеявляются управляющими сигналами дляусилителей 5 и 6, обладающих свойствами управляемых источников токаи питающих обмотки синхронного двигателя 1, При этом управляют величиной момента синхронного двигателя 1.При изменении магнитного потокасинхронного исполнительного двигателя 1 под влиянием различных дестабилизирующих факторов амплитуды эталонных напряжений на выходах интеграторов 8 и 9, а также амплитудысинфазных ЭДС Ас и Вс изменяютсяпропорционально, благодаря чемуфаэнце сигналы рассогласования навыходах блоков 12 и 13 вычитания .неизменяются, что обеспечивает высокую стабильность коэффициента усиления следящего электропривода и высокую точность,Дальнейшее повышение точности сле дящего электропривода связано с уст" ранением дрейфа интеграторов 8 и 9. При этом синфазные ЭДС Ас, Вс с выходов блока 2 вьщеления фазных ЭДС поступают соответственно на входы фазных формирователей 15 и 16 импульсов сброса. фазовый сдвиг, определяемый КС-цепями 21 и 22, регулирует длительность импульсов сброса для интеграторов 8 и 9 соответственно. Для обеспечения требуемого минимального напряжения ПА, на выходе интегратора, выполненного на операционном усилителе с напряжением не нуля У непосредственно в конце процесса сброса при периоде Т рабочей частоты1 О электропривода необходимо выдержатьсоотношение 0,1-г С.д .Смин время импульса сброса;сопротивление на дополнительном входе интегратора(сопротивление разряда конденсатора интегратора);сопротивление на основномвходе интегратора;величина емкости конденсатора в интеграторе. С помощью блоков 17 и 18 определения полярностей сигналов в фазном .формирователе 15 импульсов сброса формируются импульсы, соответствующие переходам через ноль сдвинутого по фазе (с помощью КС-цепи 21) сигнала синфазной ЭДС Ас и собственно сигнала синфазной ЭДС А . Выходы блоков определения полярностей сигналов 17 и 18 воздействуют на логическую схему ИСКЛЮЧАЮЩЕЕ ИЛИ 25, выход которой определяет состояние управляемого ключа 27.Аналогичные операции выполняются и в фазном формирователе 16 импульсов сброса. В моменты времени, когда синфазные ЭДС Ас и Вс на выходах блока 2 выделения фазных ЭДС переходят через нулевые значения, в соответствующих формирователях 15 и 16 импульсов сброса формируются сигналы на замыкание управляемых ключей 27 и 28. При этом напряжения, накопленные в интеграторах 8 и .9 за счет погрешностей обнуляются.Обнуление каждого из интеграторов происходит дважды за электрический,период изменения сигнала на входе, что обеспечивает уменьшение ошибок интегрирования.Таким. образом, введение в следящий электропривод фазных формирователей импульсов сброса, связанных с интеграторами и блоком выделения фазных ЭДС, обеспечивает периодическое обнуление накопленных за счет погрешностей напряжений на выходах интеграторов, благодаря чему уменьшаются ошибки интегрирования и повышается точность регулирования в сравнении с известным устройством.1131009 Составитель А, ЖилинКоссей Техред А.Бабинец Корректор Е. Сирохман едакт 6 Заказ 96 исн енного етений д, 4/ Раушск Ужгород, ул. Проектна П ал 43 Тираж ВНИИПИ Государспо делам изо 035, Москва, ЖПо митета С открытий