Электронное устройство (его варианты)

(19) (И) СОЮЭ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН цр 0 05 Р 1/46(56) 1. Патент ЧССР9, НКИ 21 а" 37/00, 1976.2. Патент США362, НКИ 307-291,1971.3. Акинфиев А, Б. и цр. Постоянные запоминающие устройства на микросхемах К 155 РЕ 3.- "Электронная промышпенность . 1979,3, стр. 23-25.(57) 1. Зпектронное устройство, соцер жащее М (гце М,2 ) модуцей памяти, выводы питания которых соеди нены с выхоцами соответствующих кпючей питания, вхоцы. которых соецинены с со ответствующими выхоцамк цешифраторв, вхоцы которого яэпяются ацресными вхо цами старщнх разряцов устройства, чио новые выхоцы оцного из модупей памятВ соецинены с первыми вывоцами нагрузоч ных эпементов оцной группы, о т и и ч а ю щ е е с я тем, что, с цепью повышения быстроцействия, в него введены сепектор и й -1 цопоанитепьных групп нагрузочных элементов, причем первые выводы нагрузочных эпементов донов ните групп соецинены с чисповымивыхоцами соответствующих моцупей . памяти, вторые выводы нагрузочных эпемен кав. тов всех групп поцкпючены к выводам орцена питания соответствующих моцуцей памя ский, ти, чисповые выхоцы моцупей памятисоецинены также с соответствующимивхоцами аецектора, выхоцы которого явпяются чисповыми выхоцами устройства,а управпяющие вхоцы сепектора соецинены со вхоцами цешифратора2. Эпектронное устройство, содержащее М моцупей памяти, вывоцы питаниякоторых соединены с выходами соотгветствующих ключей питания, вхоцы которых соединены с соответствующимивыхоцами цешифратора, вхоцы которогоявпяются ацресными вхоцами старшихразряцов устройства, чисповые выхоцымоцупей памяти соединены с первымивыводами нагрузочных эпементов и явпяются числовыми выхоцами устройства,о т и и ч а ю щ е е с я тем, что, сцепью повышения быстродействия, в него.введены бцок эцементов развязки, кцючевой эпемент и цопопнитепьный кпюч питания, вхоц которого является первымуправпяющим вхоцом устройства, авыхоц соецинен с первыми выводами,нагрузочных эпемейтов, вхоц ключевогоэпемента явпяется вторым управпяющимвхоцом устройства, а выход соецинен спервыми выводами бпока эпементов развязки, вторые выводы которых соециненыс выводами питания соответствующих модулей памяти.10864Изобретение относится к эпектротекнике и эпектронике, в частности к системам с регулированием электрических вели-чин и может быть использовановэлектроникедля регулирования электропитания для устройств,допускйющих его отключение,Известно эпектронное устройство цпяснижения потребпяемой мощности, соцержащее цва ключа питания, выхоцы которыхобъецинены и попкнючены к вывоцу пи Отания электронного устройства. В режиме работы через один ключ на эпектронное устройство лопается напряжение питания номинапьной амппитуцы. Б режимепростоя через цругой кпюч поцается ны, равнение питания меньшего значення,а первый ключ отключается 1.13 .Нецостатками устройства явпаюгсяпотребление энергии в обоик режимах,что совершенно необязатепьно цпя элей 20ронных устройств, допускающих попноевыключение питания, а также то, что переключению подвергается все устройство,а не необхоцимая его часть в очерецномпнкпе работы, 25Известно электронное устройство срегупировкой эпектропитания, соцержаещее эпектронные блоки, выводы питаниякоторых через соответствующий резистор и ключ соепинены с шиной пита- З 0,ния. В устройстве возможно поцкпючениев режиме работы топько оцного электронного бпока, а остапьные нахоцятсяпри пониженном потребпении энергииза счет ограничительного резистора 23 .35Опнако известное устройство потребпает энергию за счет тока, протекающего через ограничительный резистор,Наиболее близким к изобретению потехнической сущности и схемному решь-,440нию явпяется эпектронное устройство,соцержащее электронные бпоки, вывоцыпитания которых соединены с выхоцамисоответствующих кпючей, вхоцы которых соецинены с выхоцами цешифратора,вывоцы питания объецинены и поцкпюче 45ны к первой шине пйтания, оцноименные выхоцы эпектронных бпоков обьецтмнены и соецинены со вхоцами выхоцногорегистра и с первыми вывоцами резиоторов, вторые выхоцы которых объецинены50и поцкпючены ко второй шине питания 3 1,Нецостатком устройства явпяетса то,что при испопьзовании в качестве эпекъронных бпоков - блоков памяти на микросхемах памяти с выхоцом, организованным по типу открытый коппекторфвозникают помехи, которые препятствуюткак увепичению быстроцействия при обра 14 гщении, фтак и могут привести к сбоям вработе последующих (после бпоковпамяти) узлов.Цепью изобретенйя явпяется повышение помехоустойчивости и поьышениебыстродействия устройства.Йоставпенная цепь по первому варианту постигается тем, что в электронное устройство,.сопержащее М (гцеМ = 1,2 ) моцупей памяти, выводыпитания которых соепинены с соответствующими выхоцами цешифратора, входыкоторогоявляются адресными входамистарших разрядов устройства, чисповыевыхоцы одного из моцупей памяти соединены с первыми выводами нагрузочныхэлементов одной группы ввецены селектор и И -1 пополнитепьнык группнагрузочных элементов, причем первыевывопы нагрузочных эпементов цопопнитепьных групп соецинены с чисповымивыхопами соответствующих моцупейпамяти, вторые вывоцы нагрузочных эпементов всех групн поцкпючены к вывоцампитания соответствующих моцупей памяти,числовые выхоцы моцупей памяти соепинены также с соответствующими вкоцамиселектора, выхоцы которого являютсячисповыми выхоцами устройства, а управпяющие вхоцы селектора соециненысо вхоцами цешифратора,По второму варианту в эпектронноеустройство, сопержащее И моцупейпамяти, вывоцы питання которых соепииены с выходами соответствующих кпючей питания, вкоцы которых соециненыс соответствующими выкоцами цешифратора, вхоцы которого являются ацресными вкоцами старших разряцов устройства, числовые выхоцы моцупей памятисоецинены с первыми выводами нагрузочных эпементов и являются числовымивыкоцами устройства, ввецены блок элементов разряцки, ключевой эпемент ицопопнитепьный кпюч питания, вхоц которого авпяется первым управпяющимвхоцом устройства, а выхоц соецинен спервыми вывоцами нагрузочных .эпементов, вкоц ключевого эпемента явпяется .вторым управпяющим вкоцом устройства,авыхоц соецинен с первыми вывоцамибпока эпементов развязки, вторые вывоцы которых соецинены с вывопами питания соответствующих моцупей памяти,На фиг. 1 прецставпена блок-схемаэлектронного устройства с регупировкойэлектропитании по первому варианту;на фиг, 2 - временные, диаграммы считанных сигнапов пог. ф 1 и лог. Оф3 10864цпя этой блок-схемы; на фиг. 3 прецставпена бпок-схема эпектронного устройстварегупировкой эпектропитания по второмуварианту.Устройство соцержит моцупи памяти1. 1-1. Н, вывопы питания которых соецинены с выксцами соответствующихключей питания 2.1 -2,М, вхопы которыхсоецинены со вхоцвми стробированиясоответствующих мопупей памяти 1.1 1. 10и соецинены с выхоцами пешифратора 3,вхоцы которого явпяются ацреснымивхопами 4 старшик разряцов устройстве,числовые выхопы моцупей памяти1,1-1.8 соецинены с первыми вхоцаминагрузочных эпементов соответствующихгрупп 5.1-5, М, вторые вывоцы нагрузочных эпементов кажцой группы 5.1-5.Мподключены к вывоцу питания соответствую.щего моцупя памяти 1.1-1.М, вхоцыкажцой из групп селектора 6 соеппены с чисповыми выхоцами соответствующих моцупей памяти 1.1-1. й, управпяющие вкоцы сепектора 6 соепинены совхоцами цешифратора 3, а выхоцы се- р 5ректора 6 явпяются чисповыми выхопами 7 устройства,Электронное устройство с регупировкой эпектропитания по первому вариантуработает спецующим образом.3.В режиме выборкч информации из мо;цупей памяти 1.1-1.М по ацресным вхоцам 4 на цешифратор поступает коц старших разряпов ацреса, который выбираетмоцупь 1 е 1, в котором храннтся интефф 35ресующая информация. Этот же коцпоступает на упввпяющий вхоц сепектора 6, выбирая те вхоцы, которые соответствуют выбранному моцулю памяти1.1 . Дешифратора 3 выбирает соответст 40. вующий кпюч литания 2. , вкпючает его,и стробирует соответствующий моцуньпамяти 1., Выбранный моцупь памяти 1.,и соответствующая ему группа нагрузочных эпементов 5.1 оказываются поцкпюченными к питанию, а остапьные моцупи памяти обесточены и не потребпяютэнергии. Считанная по соответствующемуацресу информация поступает на соотгветствующий вхоц селектора 6 и выцвет 50ся на выхоц 7. Поцкпючение нагрузочныхэпементов к выводу питания соответсввующего моцупя памяти позвопяет обеопечить требуемый уровень пот, 0 нввыхопе (фиг,.2), а цополнитепьное ввепьние сепектора обеспечивает уменьшениевремени-цикпа обращения. Действитепьнопоспе окончания обращения к оцному 14 4из моцупей памяти, сразу же может бытьосуществпено обращение к цругому моцупю памяти.Устройство сопержит моцупи памяти 1.1-1. М, вывоцы питания которыхсоединены с выхоцами соответствующихключей питания 2.1-2. К, вхоцы которыхсоецинены со вхоцами стробирования соответствующих моцупей памяти 1.1-1, йи соецинены с выхоцами пешифратора 3,вхоцы которого явпяются вцресными вхоцами старших разряцов устройства 4,выхоцы мопупей памяти 1.1-1,Й объеципены и соецинены с первыми вывоцаминагрузочных эпементов 5 и явпяютсячисповыми выкоцами 7 устройства, вторые выводы нагрузочнык эпементовпоцкпючены к выхоцу цополнитепьногоключа питания 8, вхоц которого явпяется первым управпяющим вкоцом 9 устройства, вхоц 10 кпючевого эпементаявпяется вторым управпяющим вхоцомустройства, а выхоц эпемента 11 соециненс первыми выводами бпока эпементовразвязки 12, вторые вывоцы которогосоецннены с соответствующими вывоцамипитания моцупей памяти 1.1-1. М .Элементы развязки могут быть выполнены на пиоцвх и катоцами соецинены свыхоцом эпемента 11.Устройство по второму варианту работает спецующим образом,В режиме выборки информации измопупей памяти 1.1-1,М по ацреснымвхоцвм 4 нв цешифратор 3 поступаеткоц старших разряпов вцреса, которыйвыбирает моцупь 1., в котором хрвнится интересующая информация, Оцновременно поступает сигнап вкпюченияключа 8 по шине 9 и сигнап выкпючения кпюча 11 по шине 10. Дешифратор 3включает нужный кпюч 2.и стробирует соответствующий моцуць 1.1, кьторый оказывается поцкпюченным к питанию, а остапьные обесточены. Считаннаяинформация поступает на выхоцы 7.Поспе окончания выборки питании с моцуля снимается питание с нагрузочныхэлементов. Дпя рвзряца емкости вывоцвпитания .вкпючается кпючевой эцемент 11,который через соответствующий эпементразвязки разряжает емкость вывода позначений, обеспечивающих откпючеиие внутренних узпов микросхем модупей памяти,При необхопимости может быть произвецено обращение к цругому моцупю.Выхоцные сигнапы пог. 1 и пог, Оанвпогичны приведенным на фиг. 3.5 1086414 6Описываемые варианты нмеюФ анапо- пено нспопненнем вспомогатепьаых бпоков гнчные характеристики по быстроцействню н узлов,по пнкпу выборки и опинаковый уровень В преппагаемом устройстве устраненомехоустойчивости по уровню вьпсоцно- но внияние помек пнут ванов: уменьшен го сигнапа, ощнако нескопько отпичаюе-уровень сигнапа пог. "О и устранено ся по реапнаийщ, В первом варианте впняние на вепнчину времени пикпа обраисаопьзуется многоканапьный сепектор щения ппитепьности сигнала восстановнеи этот вариант имеет бопьшне аппарат- ния. Еспн уменьшение уровня сигнапа ные затраты, опнако второй вариант тре лог, фОф трупно оценить при расчете бует выработки попопннтепьных управляюО экономического эффекта, то уменьшение щнк снгнапов, что усиожняет управпяюшее цнкпа выборки бопее чем в 3 раза устройством, Поэтому. конкретное приме пает практически такой же экономическение того ини нного варианта обуспов- кий эффект.1086414. Составитель С. Ситецактор Т. Парфенова ГехрецВ,Далекорей Корректор М, Шароши Поцписное Зак ППП фПатентф, г. Ужгороц, уп, Проектная 4 ф 241/45 Тираж 842 ВНИИПИ Госуцарственного комитета по цепам изобретений и открытий 113035, Москва, Ж 35, Раушская