Устройство для масштабного преобразования дифференциальных сигналов

СОЮЭ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ЯЦ 104367 1) г, 06 6 7/12 э 6 06 1 3/00 7ИКАНИЕ ИЗОБРЕТЕНИЯ, " -АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 4 ьСФС,Ь1 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОЬРЕТЕКИй И ОТКРЫТИЙ(71) Опытное конструкторско-технологическое бюро с опытным производст" вом Института металлофизики АН Украинской ССР(56) 1. 01 дйа 11 у Сопего 11 ес РгодгавваЬ 1 е 6 а 1 п. пзегцвепйай 1 оп Авр 1111 ег 3600, 3601, 3602. "Ргодцст.1 че Сц 1 де. Вцгг-Вгоип кезевгсЬ Согр, 1976, р. 56, 85.2, 01 д 1 йа 11 у Сопйго 11 ед Ргодгав" ваЬ 1 е ба 1 п. 1 пзйгцвепай 1 оп Авр 11- .11 ег 3606,-6 епега 1 Сайа 1 од ВцггВгоип, 1979 р 2-7, 2-8 (прототип)., (54)(57) устРОйстВО ДЛЯ НАСщтАБНОГО . ПРЕОБРАЗОВАНИЯ ДИФФЕРЕНЦИАЛЬНЫХ СИГНАЛОВ, содержащее три дифференциальных операционнцх усилителя, неинвертирующие входы первого и второго из которых являются аналоговыми информационными входами устройства, в выходы через два масштабных резистора подключены соответственно к инвертирующему и неинвертирующему вхо" дам третьего дифференциального операционного усилителя, в цепь отрицательной обратной связи которого включен третий масштабный резистор,а между его неинвертирующим входом и шиной нулевого потенциала -четвертый масштабный резистор, а также первую и вторую матрицы ключевыхэлементов, управляющие входы которых подключены к соответствующимвыходам дешифратора, подсоединенного входами к цифровому входу,управле"ния масштабом преобразования устройства,выход третьего дифференциальногооперационного усилителя являетсяаналоговым выходом устройства,о тл и ч а ю щ е е с я тем, что, сцелью повышения точности и расширения функциональных возможностейустройства за счет управления фа"зой выходного сигнала, оно содержитпервую и вторую резистивные матрицы ВК, которые соединены последовательно и включены между выходамипервого и второго дифференциальныхоперационных усилителей, и две пары последовательно включенных и коммутируемых в противофазе ключевыхэлементов, выходы которых подсоединены соответственно к инвертирующимвходам первого и второго дифференциальных операционных усилителей,авходы размыкающих ключевых элементовкаждой пары - соответственно к выходам первой и второй матриц ключевых элементов, входы которых подсоединены к соответствующим узлам первой и второй резистивных матриц8-2 Р , управляющие входы двух парпоследовательно включенных коммутирующих элементов подсоединены к соответствующим выходам дешифратора.тирующие входы первого и второго изкоторых являются аналоговыми информационными входами устройства, а выходы через два масштабных резистораподключены соответственно к ин"вертирующему и неинвертирующемувходам третьего дифференциального операционного усилителя вцепь отрицательной обратной связикоторого включен третий масштабныйрезистор, а между его инвертирующимвходом и шиной нулевого потенциала - четвертый масштабный резистор,а также первую и вторую матрицы ключевых элементов, управляющие входыкоторых подключены к соответствующим выходам дешифратора, подсоединенного входами к цифровому входууправления масштабом преобразования устройства, выход третьего дифференциального операционного усилителя является аналоговым выходомустройства, дополнительно содержитпервую и вторую резистивные матрицыВ-.2 В, которые соединены последовательно и включены между выходамипервого и второго дифференциальных операционных усилителей, и двепары последовательно включенных ком" элементов, выходы которых.;подсоединены соответственно к инвертирующим .вхо" дам первого и второго дифференциальных операционных усилителей, авходы размыкающих ключевых элементов каждой пары - соответственно квыходам первой и второй матриц ключевых элементов, входы которых подсоединены к соответствующим узлампервой и второй резистивных матрицВВ, управляющие входы двух пар посщих элементов подсоединены к соответствующим выходам дешифратора.На чертеже приведена функциональная схема устройства,Устройство для масштабного прелов содержит входные операционныеусилители (ОУ) 1 и 2, в цепях обратных связей которых включены резистивные матрицы ВВ 3 и 4 с номиналами сопротивлений В 1 и В 2, ключевыеэлементы 5 и 6 и дополнительныеключевые элементы 7 и 8. С помощьюключевых элементов 5-8 выходы опера"ционных усилителей 1 и 2 и узлы соединения резисторов В и 2 В реэистивныхматриц 3 и 4 подключаются к инверти 1043 б 71 2Изобретение относится к автомати-,ке и вычислительной технике и можетбыть использовано в устройствах сопряжения объектов контроля и управле"ния с ЭВМ, а также в различных устройствах информационно-измерительнойтехникиИзвестны устройства для масштабного,преобразования дифференциальныхсигналов (сигналов с выходов термопар, мостовых датчиков и пр 1,содержащие дифференциальный входной инесимметричный выходной каскады наоперационных усилителях с резисторами, имеющими весовые значения солротивления, и ключевыми элементами в цепях отрицательных обратных связей 11,1,Наиболее близким по техническомурешению к изобретению является устройство для масштабного преобразования дифференциальных сигналов, маса"таб преобразования которых программно изменяется и принимает дискретныезначения, равные 2, где 1=0,1,2,3,23 аНедостатком известного устройстваявляется производимое входным дифференциальным каскадом инвертированиена выходе полярности (фазы) входныхсигналов, т.е. диапазон изменения вы- мутируемых в противофазе ключевыхходных сигналов устройства ограничен фазой входных сигналов. Для выравнивания фаз выходных и входных сигналов на практике применяют дополнительный инвертирующий операционныйусилитель. Но это, в свою очередь,уве.35личивает погрешность обусловленнуюдействием статических параметров дополнительного операционного усилителя,40Таким образом, технические решения, основанные на большом числе опе- ледовательно включенных коммутирую рационных усилителей и резисторах свесовыми значениями сопротивлений вцепях обратных связей операционныхусилителей, обуславливают низкую точ.ность масштабного преобразованиядифференциальных сигналов, образования дифференциальных сигнаЦелью изобретения является повышение точности масштабного преобразования дифференциальных сигналов и рас 50ширение функциональных возможностейустройства за счет управления фазойвыходного сигнала.Поставленная цель достигаетсятем, что устройство для масштабного 55преобразования дифференциальных сиг-налов, содержащее три дифференциаль.ных операционных усилителя, неинвереыиввв вп 3 10436рующим входам операционных усилите,лей 1 и 2. Выходы операционных усилителей 1 и 2 соединены с дифференциальными входами выходного операционного усилителя 9, во входные цепии цепи обратной связи которого включены резисторы 10-13 с равными значениями сопротивлений. Работой ключевых элементов 5-8 управляет дешифратор 14, Двоичный код на его информационных .входах Д Д определяет масштаб преобразования дифференциального сигнала иэ ряда численных значений 20,2",222. Двоичный код ("0" или "1") на информа"ционном входе Д определяет полярйность выходного напряжения устройства. В качестве дешифратора 14 могутбыть использованы два дешифратора,один из которых соответственно имеет К входов и 2 выходов, а другойодин вход и два выхода. В макете действующего устройства использованыинтегральные схемы 155 ИДЗ,Устройство работает следуюарм образом.Для обеспечения требуемого масш, таба преобразования напряжения дифференциального сигнала(Овх -ОВх)из ряда численных значений 2 о,2",2 в2" на информационные входы ДД дешифратора 14 подается соответствующий двоичный код.Дешифрируя этот код, дешифратор 14 с помощью ключевых элементов 5 и 6 подключает к инвертирующим входам операционных усилителей 1 и 2 1-е узлы соединения резисторов В резистивных матриц 3 и , 4 с выходами операционных усилителей1 и 2 и с резисторами 2 ВУзлы соединения выходов операционных усилителей с входами матриц РР соответствуют числу= 0, первые узлы соединения резисторов В и 2 Р матриц 3 и(направление счета от выходов,опе" рационных усилителей 1 и 2) соответствует числу 1=1 и т.д. То есть резистивные матрицы ВВ 3 и 4 между выходами операционных усилителей можно представить цифровыми управляемымисопротивлениями (2 - 1) В 1, Р 1 иЫ в (21"1) Р 2. При подаче на неинвертирующие входы операционных усилителей 1 и 2 напряжения дифференциального сигнала и при положении ключевых 55элементов 7 и 8 как показано на чертеже, что соответствует (условно) логическому "0" на входе Д,дешифрато 71 4 ра 14, напряжения на выходах операционных усилителей равны:1(22 где Оь,и Оь,2- напРЯжениЯ на выходах операционных усилителей 1 и 2 соответственно. Напряжение на выходе устройства определяется выражением О - (ц у. (2-1)1 Ййв)1.ЕЬ х=. ВК 1 ЕхгР 1+ Р 2 1При подключении узлов соединения резисторов реэистивной матрицы 3 к инвертирующему входу операционного усилителя 2, а узлов соединения резисторов резистивной матрицы 4 к инвертирующему входу операционного усилителя 1, что соответствует (условно) логической "1" на входе Д дешифратора 14, полярность (фаза) напряжения на выходе устройства со" ответствует полярности напряжения на входе .Передаточную функцию К устройства можно представить в виде где 2 = 1,2 ;0,1,2,3,Анализ выражения (4) показывает, что при .отклонении сопротивлений резисторов Р 1 и В 2 резистивных матриц 3 и 4 от своих абсолютных значений не возникает погрешности передаточной функции заявляемого уст" ройства, так как- . - аР 1 = 0; ЫЦ =0 .31ФЭто обусловлено тем, что в устройстве в качестве делителей выходных напряжений операционных усилителей использованы матрицы РР, в узлах которых коэффициенты деления напряжений не зависят от абсолютных значений сопротивлений В.По сравнению с известным устройством, которое характеризуется низкой точностью преобразования дифференциальных сигналов в диапазоне10436 изменения масштаба преобразования от ,1 до 1024, предлагаемое устройство отличается высокой точностью в широ" ком диапазоне дискретного изменения масштаба преобразования сигналов благодаря минимизации числа операционных усилителей и включению резистив" ных матриц й 2 Я в цепи обратных связей входных операционных усилителей дифференциального каскада. Такое 10 схемотехническое решение обеспечивает стабильность дискретных значений передаточной функции устройства при изменении условий его эксплуатации (температуры, давления, времени и т.д.), Если для обеспечения известным устройством разрешающей способности анархо го-цифровых преобразователей на уровне 9-10 разрядов необходима подгонка абсолютных значений сопротивлений различного номинала резисторов не хуже 0,00011, то в предлагаемом устройстве для этих целей необходимы 1 О-разрядные матрицы ЯЯу которые реализуются на резисторах 2 двух номиналов сопротивлений с точностью 0,0 1 Ф. Если в известном устройстве для стабилизации дискретных значений передаточной функции необходимо принятие дополнительных мер (термостатирование и пр.) по стабилизации номинальных значений сопротивлений резисторов, то в предлагаемом устройстве стабильность дискретных знвчений передаточной функции не зависит от стабильности абсолютных значений сопротивление резисторов матриц ВК.занижение числа операционных усили- телей в устройстве снижает погрешность преобразования дифференциаль" ных сигналов, обусловленную действи" ем напряжений и токов смещения операционных усилителей .За счет введения дополнительных ключевых элементов имеется возможность управления фазой выходного сигнала в устройстве, что расширяет его функциональные возможности. Примером может, служить последовательное включение устройства с аналого-цифровым преобразователем, у которого диапазон изменения входных сигналов ограничен одной полярностью. Кроме того, функция управления фазой выходного сигнала достигается без снижения метрологических характеристик устройства,1013671 йЗаказ 7340/5 ВНИ Подписное Тираж 70 лиал ППП "Патент", г. Ужгород, ул. Проектная