Цифровой фазовращатель

8(я) Д 01 В 25/04 ОПИСАНИЕ ИЗОБРЕТЕН АВТОРСКОМУ СВИДЕТЕЛЮУВУ 34.Луцак УДАРСТВЕННЫЙ КОМИТЕТ СССРДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ(56). 1, Авторское свидетельство СССР 9 564607,кл. 6 1 В 25/04, 1977.:2. Авторское свидетельство СССР 9 439917, кл. Н 03 К 13/258 1974 (прототип).(54)(57) 11 ИФРОВОИ ЭАЗОВРАЧАТЕЛЬ, содержащий задающий генератор, эле" мент задержки, элемент. И, коммутатор и счетчик опорной фазы, вход которого подключен к входу элемента задержки, выходы которого соединены с входами коммутатора, о тл и ч а ю щ и й с я тем, что, с целью повышения быстродействия и расширения функциональных возможностей, в него введены дополнительный комму татор, временной дискриминатор, элемент равнозначности и элемент ИЛИ, первый вход которого соединен с выходом задающего генератора, второй вход элемента ИЛИ соединен с выходом дополнительного коммутатора .и первымвходом временного дискриминатора, выход элемента. ИЛИ подключен к входу счетчика опорной фазы, выход старшего разряда которого соединен с шиной опорных импульсов фаэовращателя, выходы разрядов счетчика опор-. ной фазы подключены к первым входам . элемента равнозначности, вторые входы которого соединены с входными шинами старших разрядов управляющего кода фазовращателя, а выход элемента равнозначности подключен к первому входу элемента И, дополнительный. выход элемента задержки соединен,с вторым входом временного дискриминатоФ ра, выход которого подключен к управляющему входу дополнительного коммутатора,допрлнительные входы коммутатора соединены с входными шинами младших разрядов управляющего кода фазовращателя, выход коммутатора подключен к второму входу элемента И, выход которого соединен с выходной шиной фазовращателя,вввй35 бО Изобретение относится к радиотехнике и может быть использовано в радиолокации, радионавигации, а также в устройствах измерительной техники,5Известно устройство цифрового регулирования фаз в широком диапазонечастот, содержащее регистр, расщепитель фазы, коммутатор, коммутирующие входы которого подключены к вцходам расщепителей Фазы, а управляю Ощий вход подключен к одному из выхо"дов регистра, суммирующий каскад,два преобразователя код-напряжение,входы этЪлонных напряжений которыхподключены к выходам коммутатора, а 15выход каждого из преобразователейподключен к соответствующему входу суммирующего каскада, выходкоторого является выходом устройства 1 Д 20Недостатками данного Фазовращателя являются наличие большого числа настраиваемых элементов, усилительных схем, реэисторных делителей, необходимых для построе- , 25ния преобразователей код-напряже"ние и, следовательно, недостаточ- .ная надежность работы схемы,Наиболее близким к предложенному по технической. сущности является преобразователь код-сдвиг фазы,содержащий задающий генератор импульсов, соединенный со счетчикомопорной фазы,:выход которого является выходом опорной последовательности, и управляемой линиейзадержки, выполненной в виде линиизадержки с отводами, соединеннойс младшими разрядами преобразуемогокода шиной и подключенной к входам двухкомандного коммутатора, 40выходы которого соединены с входомсчетчика переменной Фазы, соединенного шиной поразрядно с группойвентилей старших разрядов преобразуемого кода, а выход счетчика 45является выходом устройства, управляющие входы коммутатора подключены к выходам схемы И, .выходы которой соединены с выходамисчгтчика опорной фазы 2 . 5 ОНедостатками известного устройства является низкое быстродействие,связанное с тем, что изменение величины задержки в устройстве возможно только один раз за периодсчета счетчика опорной Фазы, а также отсутствие воэможности Формирования пакетов задержанных импульсов.Цель изобретения - повышениебыстродействия устройства и расширение функциональных возможностей путеМ формирования пакета задержанных импульсов,Поставленная цель достигается тем,что в цифровой Фазовращатель, со держащий, задающий генератор, эле-. мент задержки, элемент И, коммутатор и счетчик опорной Фазы, вход которогоподключен к входу элемента задержки, выходы которого соединены с входами коммутатора,введе-ны дополнительный коммутатор, временной дискриминатор, элемент равнозначности и элемент ИЛИ, первый вход которого соединен с выходом задающего генератора, второй вход элемента ИЛИ .соединен с выходом дополнительного коммутатора и первым входом временного дискриминатора, выход элемента ИЛИ подключен к входу счетчика опорной фазы, выход старшего разряда которого соединен с шиной опорных импульсов фазовращателя, выходы разрядов счетчика опорной фазы подключены к первым входам элемента равнозначности, вторые входы которого соединены свходными шинами старших разрядов управляющего кода фазовращателя, а выход.элемен-. та равнозначности йодключен к первому входу элемента И, дополнительный выход элемента задержки соединен с вторым входом временного дискриминатора, выход которого подключен куправляющему входу дополнительного коммутатора, дополнительные входы коммутатора соединены с входными шинами младших разрядов управляющего кода фазовращателя, выход коммутатора подключен к второму входу элемента И, выход которого соединен с выходной шиной фазовращателя.На Фиг.1 приведена блок-схема фазовращателя; на- фиг.2 - временные диаграммы формирования выходных.импульсов коммутатора.Фазовращатель содержит задающий генератор 1, элемент 2 ИЛИ, дополнительный коммутатор 3, элемент 4 задержки, счетчик 5 опорной фазы, элемент 6 равнозначности, шины 7 и 8 старших и младших разрядов управляющего кода устройства, коммутатор 9, временной дискриминатор 10, элемент 11 И, выходную шину 12, шину 13 опорных импульсов.Задающий генератор 1 соединен с первым входом элемента 2 ИЛИ, второй вход .которого соединен с выходом дополнительного коммутатора 3, а выход соединен с элементом 4 задержки и счетчиком 5 опорной Фазы, выходы разрядов которого соединены с первыми входами элемента 6 равнозначности, другие входы которого соединены поразрядно шиной 7 со старшими разрядами преобразуемого кода, младшие разряды которого соединены с шиной 8 с входами коммутатора 9, Цругие входы коммутатора 9 соединены с выходами элемента 4 задержки, которые соединены также через дополнительный коммутатор 3 с врменным дискриминатором 10. Выход временного дискриминатора 10 соединен с входом управления дополнитель- ного коммутатора 3.Выходы коммутатора 9 и элемента. 6равнозначности соединены с входами элемента 11 И, выход которого является выходом фазовращателя 12. Опорная последовательность импульсов снимается с выхода счетчика 5 опорной фазы на шину 13. 10фазовращатель работает следующим образом.Импульсы задающего генератора 1 с периодом Т поступают через элемент 2 ИЛИ на элемент 4 задержки, в ко-,.- 5 тором они образуют серию нониусныхимпульсов. Элемент 4 задержки должен обеспечивать задержку входныхимпульсов на Т/2 плюс один дискрет .: задержки (дискрет задержки - разик- . 20 ца в величине задержки двух соседних выходов элемента 2 задержки). Импульсы с выходов элемента 4 задерж- ки поступают на дополнительный коммутатор 3, который выделяет из набора задержанных импульсов и вы- дает на элемент 2 ИЛИ импульс,;отстоящий от опережающего его импульса с дополнительного (нулевого) выхода элемента 4 задержки на Т/2. Следовательно, на элемент 4 задерж- ки поступают импульс от задающего. генератора 1 и сдвинутый на Т/2 импульс с выхода дополнительного коммутатора 3. За время Т с каждого выхода элемента 4 задержки снимаются два импульса с задержкой между ними Т/2. Работу. дополнительного коммутатора 3 определяет временной дискрими натор 10, на один из входов которого поступает импульс с того выхода элемента 4 задержки, который выбран дополнительным коммутатором 3. Причем из двух импульсов этого отво-,45 да используется импульс, имеющий большую задержку. На второй вход временного дискриминатора 10 поступает незадержанный импульс с дополнительного выхода элемента 4 задержки. Если величина задержки между импульсами, поступающими на входы. временного дискриминатора 10, превышает один дискрет задержки, то на его выходе вырабатывается сигнал ошибки. Сигнал ошибки поступает на управляющий вход дополнительного коммутатора 3, который выбирает для подачи на временной дискримииа тор 10 импульс с соседнего выхода:, элемента 4 задержки. Если после это го на выходе временного дискриминатора 10 сигнал ошибки не исчезнет, то дополнительным коммутатором 3 будет выбран очередной выход элемента 4 задержки и т.д, 65 Импульсы с выходов элемента 4 - держки поступают также на комму. - татор 9, управляемый младшими разрядами управляющего кода с шины 8, Выходные импульсы коммутатора 9 имеют удвоенную частоту относительно импульсов задающего генератора 1 и сдвиг, определяемый младшими разрядами управляющего кода. С выхода элемента 2 ИЛИ импульс задающего генератора 1 и задержанный на Т/2 импульс с дополнительного коммутатора 3 поступают. на счетчик 5 опорной фазы, с выхода которого снимается опорная последовательность на шину 13.Выходы разрядов счетчика 5 опорной фазы подаются на первые входы элемента 6 равнозначности, На вторые входы этого элемента подаются старшие разряды управляющего кода по шинам 7. При.равенстве кодов на входах элемента 6 равнозначности на его выходе появляется импульс длительностью Т/2, задержанный относительно ближайшего выходного импульса опорной последовательности на величи ну, определяемую значением опорной старших разрядов управляющего кода. Этот импульс поступает на первый вход элемента 11 И. На второй, вход элемента 11 И поступают выходные импульсы коммутатора 9. На выходной шине 12 формируется импульс, задер-, жанный относительно опорного импульса на величину, определяемую младшими и старшими разрядами управляющегокода.Изменение величины задержки вымодного импульса может происходить сразу после появления задержанного импульса на выходной шине 12 и не зависит от состояния счетчика 5 опорной фазы.дополнительный коммутатор 3 выполнен на типовых схемах мультиплексора, счетчика, триггера и вентилей. При этом выходы мультиплексора соединены с выходами элемента 4 задержки, а на его адресные входы заведены старшие разряды счетчика, причем изменение выходного, кода счетчика происходит при наличии ошибки временного дискриминатора 10 с учетом ее знака. На выходе мультиплексора.выделяются импульсы того выхода элемента 4 задержки, который определяется выходным кодом счетчика. С каждого выхода элемента 4 задержки снимаются два задержанных импульса эа время равное периоду импульсов задающего генератора 1. Первый из задержанйых импульсов подается на элемент 2 ИЛИ, а второй - на вход временного дискриминатора 10. Коммутацию этих импульсов обеспечивает схе ма, состоящая из триггера и венти.лей, причем установка триггера в одП 2 - импульс выхода дополнительного коммутатора Э, подаваемый на вход элемента 2 ИЛИ; ПЗ - выходные импульсы дополнительного выхода элемента 4 задержки; 20 П 4 выходные импульсы и-го выхода элемента 4 задержки:на вход временного дискриминатора 10 подаются импульсы А (см.П 1) и импульс Б; 25 П 5 сдвиг выходного импульсадополнительного коммутатора3 на один дискрет после выработки ошибки на выходевременного дискриминатора 10 р 30 Пб выходные импульс с вновьвыбранного выхода элемента 4 задержки: на вход временного дискриминатора 10 З 5подаются импульсы А (.см,П 1)и импульс Б 1; П 7 выходной импульс дополнительного коммутатора 3 после отработки ошибки временного дискриминатора 10; но соЧтояние происходит импульсом задающего генератора, а его переброс в другое состояние - импульсом с того выхода элемента 4 задержки, который выбирается с учетом необходи 5 мой длительности выходного импульса, дополнительного коммутатора.формирование входных импульсов временного дискриминатора 10 поясняется диаграммами на фиг.2, где приняты следующие обозначения:П 1 - импульсы с периодом Т задающего генератора 1; ПЗ - выходные импульсы с выходаэлемента 4 задержки, выбранного дополнительным коммутатором 3 после отработкиошибки временного дискриминатора 10: на вход временного дискриминатора 10 по, даются импульсы А (см,П 1)и импульс Б 2.Коммутатор 9 может быть выполненв виде мультиплексора, на вход которого заводятся импульсы с выходовэлемента 4 задержки,а на адресныевходы подаются младшие разряды преобразуемого кода с шины 8.Все узлы устройства могут бытьвыполнены на и нтегральных микросхемах.Цифровой фазовращатель позволяетувеличить быстродействие - повыситьоперативность изменения задержкивыходного импульса устройства посравнению с известным устройством,в котором смена преобразуемого кодаможет происходить только один разза период счета счетчика опорной фа-,зы и,следовательно, зависит от величиныкоэффициента счета этого. счетчика,Так как в цифровом фазовращателевозможно изменение управляющего кода за период счета счетчика опорнойфазы, то это позволит формироватьданным устройством, меняя необходимое число раз управляющий код,не один, а пакет задержанных им,пульсов относительно импульсаопорной последовательности,Предлагаемое устройство позволяет выполнить элемент 4 задержкис величиной .задержки Т/2 и не требует его настройки,(в известном .устройстве величина задержки должнаравняться Т, что усложняет элементзадержки, уменьшает его надежность),,В ректор Ю.Ма нко Подпис каз 712 4/ ал ППП Патент, г. Ужгород, ул ктная, 4 46 Тираж 710ВНИИПИ ГосударственноГо комитета СССРпо делам изобретений и открытий113035, Москва, 3-35, Раущдкая наб