Вычислительное устройство

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЙЕЛЬСТВУ Союз Советскив(М Кд 3 606 % 7/544 с присоединением заявки Ио -(23) ПриоритетГосударетвеиный комитет СССР по делам изобретений и открытий(54) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО Изобретение относится к демонстрационным и проверочным вычислительным устройствам и может быть использовано при изучении теории чисел.Известны .программные средства вы:.полнения разложения на простые множители, реализуемые с помощью уни.версальных вычислительных машин, чтотребует значительных затрат машинного времени и нецелесообразно дляпроцесса обучения .1 )и ( 2 ,Наиболее близким к предлагаемомупо технической сущности являетсявычислительное устройство, предназначенное для извлечения квадратногокорня и выполняющее частную задачу более общей задачи разложения чисел напростые множители. Устройство содержитгенератор импульсов, триггер, двегруппы элементов И, два счетчика,неуправляемый делитель частоты, блокуправления, управляемый делительчастоты, состоящий из регистра памяти, разрядные выходы которого че.рез элементы И третьей группы подключены к разрядным входам третьегосчетчика, причем выход генератораподключен к счетному входу триггераи входу неуправляемого делителя частоты, выход которого подключен к счетному входу третьего счетчика, выход которого является выходом устройстваи подключен к первому входу блокауправления, второй вход которогоподключен к источнику частотно-импульсной последовательности, первыйвыход блока управления подключен квторым входам элементов И третьейгруппы, второй выход - к управляющему входу регистра памяти, третийвыход - к установочному входу второго счетчика, четвертый. выход блока управления подключен к первымвходам элементов И второй группы,вторые входы которых подключены соответственно к разрядным выходамвторого счетчика, а выходы " к разрядным входам регистра памяти соответственно, пятый и шестой выходыблока управления подключены к установочным входам первого счетчикаи триггера соответственно, выходтриггера подключен к счетному входупервого счетчика, выход которогоподключен к первым входам элементовИ первой группы, к входу установкитриггера,к счетному входу второго счетчика, разрядные выходы которого черезэлементы И первой группы подключенены кразрядным входам первого счетчика Щ.Однако устройство-прототип непозволяет решить общей задачи разложения числа на простые множители.Цель изобретения - расширениеобласти применения устройства засчет реализации операции разложениячисла на простые множители.Поставленная цель достигаетсятем, что вычислительное устройство,содержащее генератор импульсов, первый триггер, три счетчика, три группы элементов И, элемент памяти, причем единичные разрядные входы первого счетчика соединены соответственно с выходами элементов И первойгруппы, первые входы которых соединены соответственно с нулевыми разрядными входами второго счетчика,единичные разрядные выходы которогоподключены соответственно к первымвходам элементов И второй группывыходы которых соединены соответст Овенно с информационными входамиэлемента памяти,. содержит четвертыйи пятый счетчики, второй триггер,пять элементов И, два элемента ИЛИ,пять элементов задержки, шину запуска, причем выход генератора импульсов соединен с первыми входами первого и второго элементов И, вторыевходы которых подключены соответственно к единичным выходам первого и второго ЗОтриггеров, единичные входы которыхсоединены с шиной запуска, единичныйвыход второго триггера соединенс первым входом третьего элемента ,.И, второй вход которого через первый элемент задержки соединен с первыми входами первого и второго элементов ИЛИ, четвертогои пятого элементов И, счетным входом Угорого счетчика, выходом третьего счетчика, входом установки третьего счетчика и входом второго элемента задержки, выход которого подключен к входу разрешения считыванияэлемента памяти, инФормационныевыходы которого соединены соответственно сединичными разряднымивходами третьего счетчика, счетныйвход которого соединен с выходомпервого элемента И и счетным входомпервого счетчика, разрядные выходы ркоторого являются выходами второгосомножителя устройства, а выход соединен.,с вторыми входами второго элемента ИЛИ и пятого. элемента И, выход которого соединен с входом установки элемента памяти, нулевымвходом первого триггера и через третий элемент задержки с вторыми входами элементов И второй группы,выход второго элемента ИЛИ соединенс входом установки. первого счетчика, через четвертый элемент задержкис вторыми входами элементов И первой группы, выход второго элементаИ соединен со счетным входом четвертого счетчика, нулевые разрядные 65 входы которого соединены соответственно с выходами элементов И,третьей группы, первые входы которых соединены соответственно с единичными разрядными выходами пятого счетчика, счетный вход которого соединен с выходом третьего элемента И, а нулевые разрядные выходы являются выходами первого сомножителя устройства, выход четвертого счетчика соединен с вторыми входами четвертого элемента И и первого элемента ИЛИ, выход которого соединен с установочным входом четвертого счетчика и через пятый элемент задержки - с вторыми входами элементов и третьей группы, выход четвертого элемента И соединен с нулевым входом второго триггера.На чертеже представлена схема устройства.Устройство содержит генератор импульсов 1, первый и второй триггеры 2 и 3, элементы И первой 4, второй 5 и третьей б групп, первый 7, второй 8, третий 9, четвертый 10, пятый 11 счетчики элементы И 12-16 элементы ИЛИ 17 и 18, элемент памяти 19, элементызадержки 20-24.Устройство работает следующим образом.В исходном состоянии триггеры 2 и 3 обнулены и, следовательно, импульсы от генератора 1 в устройство не поступают. Счетчик 10 в исходном состоянии имеет коэФФициент пересчета, равный двум, что достигается занесением двоичного кода двух и органиэацией счетчика как вычитающего с установкой разрядов в единицу, счетчик 11 вычитающий ь в исходном состоянии содержит обратный код двух, Счетчик 9 суммирующий и содержит .в исходном состоянии дополнительный код числа в, подлежащего разложению, заносящийся также в элемент памяти 19, счетчик 8 вычитающий и содержит дополнительный код числа в. Счетчик 7 вычитающий и содержит прямой код а 1.При подаче на шийу запуска сигнала триггеры устанавливаются в единичное состояние и. импульсы от генератора 1 через элементы И 12 и 13 поступают на счетчики 7, 9 и 10. На выходе счетчика 10 появляется каждый второй импульс с восстановлением его содержимого выходным импульсом, свидетельствующим о нулевом содержании счетчика, проходящим через элемент ИЛИ 17 на вход установки разрядов счетчика в единицу и вызывающим занесение кода двух со счетчика 11 в счетчик 10 через элементы И б. На выходе счетчика 9 импульс переполнения появляется через .е тактовых импульсов с восстановлением содержимого счетчика импульсом переполнения с его выхода через элемент задержки 21 из элемента памяти 19.формула изобретения Вычислительное устройство, содержащее три счетчика, три группы элементов И, генератор импульсов, первый триггер, элемент памяти, причем единичные разрядные входы первого счетчика соединены соответственно с выходами элементов И первой группы, первые входы которых соединены соответстзенно с нулевыми разрядными входами второго счетчика, единичные разрядные выходи которого подключены соответственно к первым входам элементов И второй группы,60 65 В случае если а четное, то импульсы счетчиков 9 и 10 совпадают повремени и через элемент И 15 триггер3 устанавливается в нулевое состояние, тактовые импульсы не поступаютна вход счетчика 10, на выходах счетчика 11 появляется первыйсомножитель.При нечетном а совпадения импульСов непроисходит и импульсом,с выхода счетчика 9 через элемент задержки 20,элемент И 14 в счетчике 11 устанавливается число три, которое через открытые элементы.И б заносится в счетчик 10. После чего процесс повторяется до выделения первого сомножителя, как это описано выше,Лналогично осуществляется поисквторого сомножителя, в каждом циклесчетчик 8 переводится в новое состояние вычитайием из него единицы им-пульсом переполнения с выхода счетчика 9 иперезаписью нового значения через элементы И 4 в счетчик 7,управляемый импульсом с выхода счетчика 9 через элемент ИЛИ 18. Процессзаканчивается при совпадении импульсов переполнения на выходах счетчи-. 25ков 7 и 9, в этом случае импульс свыхода элемента 1 16 устанавливаеттриггер 2 в нулевое состояние, навыходах счетчика 7 появляется второйсомножитель. Кроме того, со счетчика 8 через элементы И 5 в обнуленный элемент памяти 19 и далее в счетчик 9 заносится дополнительный кодвторого сомножителя. После подачи. управляющего сигнала в следующемцикле на шину запуска продолжаетсяпоиск следующих сомножителей, однако из исходного числа исключаетсяпервый простой множитель. Процессвычисления заканчивается, когда первый сомножитель становится больше 40второго, В случае их совпадения фиксируется значение квадратного корняиэ числа а.Данное устройство позволяет решитьобщую задачу разложения на простые 45множители, таким образом обладаетпо сравнению с прототипом более широкой областью применения.: выходы которых соединены соответственно с информационными входами элемента памяти, о т л и ч а ю щ ее с я тем, что, с целью расширения функциональных возможностей за счет реализацииоперации разложения на простые множители, устройство содержит четвертый и пятый счетчики, второй триггер, пять элементов И, два.элемента ИЛИ пять элементов задержки, шину запуска, причем выход генератора импульсов соединен с первыми входами первого и второго элементов И, вторые входы которых подключены соответственно к единичным выходам первого и второго триггеров, единичные входы которых соединены с шиной запуска, единичный выход второго триггерасоединен с первым входом третьего элемента И, второй вход которого через первый элемент задержки соединен с первыми. входами первого и второго элементов: ИЛИ, четвертого и пятого элемейтов и, счетным входом второго счетчика, выходом третьего счетчика, входом установки третьего счетчика и входом второго элемента задержки, выхсд которого подключен к входу разрешения считывания элемента памяти, информационные выходы которого соединены соответственно с единичными разрядными входами третьего счетчика, счетный вход которого соедвиен с выходом первого элемента И и счетным входом первого счетчика, разрядные выходы которого являются выходами второго сомножителя устройства, а выход соединен с вторыми входами второго элемента ИЗП 1 и пятого эЛемента И, выход которого соединен с входом установки элемента памяти, нулевым входом первого триггера и через третий элемент задержки с вторыми входами элементов И второй группы, выход второго элемента ИЛИ соединен с входом установки первого счетчика, через четвертый элемент задержки с вторыми входами элементов И первой группы, выход второго элемента И соединен со счетным. входом четвертого счетчика, нулевые разрядные входы которого соединены соответственно с выходами элементов И третьей группы, первые входы которых соединены соответственно с единичными разрядными выходами пятого счетчика, счетный вход которого соединен с выходом третьего элемента И, а нулевые разрядные выходы являются выходами первого сомножителя устройства, выход четвертого счетчика соединен с вторыми входами четвертого элемента И и первого элемента ИЛИ, выход которого соединен с входом установки четвертого счетчика и через пятый элемент задержки - с вторыми входами элемен-.тов И третьей группы, выход четвер.Техред К.Мыцьо ктор и. Шулла Веселов Редакто Тираж 704 ПодписноНИИПИ Государственного комитета СССРпо делам изобретений и открытий13035, Москва, Ж, Раушская наб., д. 4/ Заказ 935/67 5 илиал ППП "Патент", г. Ужгород, ул. Проектна того элемента И соединен с нулевымвходом второго триггера.Источники информации,принятые во внимание нри экспертизе1. Виноградов И.М, Основы теориичисел. М., "Наука" 1972, с. 19-20. 2. Кнут Д. Искусство программирования для ЦВИ. Т. 11, М., "Мир",1976, с. 409-420,3. Авторское свидетельство СССР9 605212, кл. 0 06 Р 7/38, 1976