Устройство фазовой синхронизации

Оп ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик оо 995360(23 Приоритет - . Государственный комитет СССР по делам изобретений и открытий%3) УДК 621. 394. . 662 (088, 8) Опубликовано 07.0283, Бюллетень М 5 Дата опубликования описания 070233(72) Авторы изобретен С.И. Лачинов, Н.Н. Ольшевский и Б.В, Султ енэенский политехнический институт аявител 4) УСТРОЙСТВО-ФАЗОВОЙ СИНХРОНИЗАЦИ техникеспольэоваонизацииретной ин т Изобретение относится кэлектросвязи и может быть ино в системах фазовой синхр для устройств передачи дискФормации.Известны цифровые системы фазовойсинхронизации, в которых испольэухххяцифровые отсчеты от аналого-цифройфгопреобразователя, находящегося до пет- .ли системы синхронизации 1).Указанные устройства отличаютсясложностью, поскольку в состав их входят функциональные преобразователи, реализация которых требует большого объема электронной памяти.Известно устройство фазовой синхронизации, содержащее последовательно соединенные фазовый детектор, дискретный усредняющий блок, блок добавленияясключения импульсов.и счетчик, а также генератор опорной частоты, выход которого подключен к входам счетных импульсов Фазового детектора и блока. добавления-исключения имульсов, а также делитель частоты (2).Недостатком этого устройства фа. зовой синхронизации является его ограниченный частотный диапазон.Цель изобретения - расширение часто ного рабочего диапазона. Для достижения указанной цели в устройство фазовой синхронизации, содержащее последовательно соединенные фазовый детектор, дискретный усредня" ющий блок, блок добавления-исключения импульсов и счетчйк, а также генератор опорной частоты, выход которого подключен к входам счетных импульсов Фазового детектора и блока .добавления-исключения импульсов и делитель частоты, введены формирова- тель импульсов, элементы задержки, элемент ИЛИ .и последовательно соеди-. ненные дополнительный счетчик, блок перезаписи кодов, запоминающий регистр и блок совпадения кодов, причем сигнальный вход фазовогодетектора объединен с входом формирователя импульсов, выход которого через делитель частоты подключен к входу перезаписи запоминающего регистра, к первому входу элемента ИЛИ и к входу первого элемента задержки, выход которого под. ключен к управляющему входу блока перезаписи кодов непосредственно и через второй элемент задержки к вхо- ду фсбросф дополнительного счетчи- ка, к счетному входу которого подклю.- чен выход генератора опорной частоты, выходы счетчика подключены к соответ"60 39953 ствующим входам блока совпадения ко". дов, выход которого подключен к опорному входу фазового детектора непосредственно и,через элемент ИЛИ к входу сброс счетчика.На чертеже изображена структурная электрическая схема предлагаемого устройства.Устройство фаэовой синхронизации содержит фазовый детектор 1, дискретный усредняющий блок 2, блок 3 добав О ления-исключения импульсов, счетчик 4 элемент ИЛИ 5,блок б совпадения кодов, запоминающий регистр 7,элементы 8 и 9 задержки, блок 10 перезаписи кодов, формирователь 11 импульсов, генератор 12 опорной частоты, дополнитель15 ный счетчик 13, делитель 14 частоты.Устройство фазовой синхронизации работает следующим образом.Вхождению устройства данного в режим работы подстройки частоты пред шествует предварительный цикл. Длительность этого цикла 1 рформируется с помощью делителя 14 частоты, приведенного перед началомработы в нулевое состояние. На вход делителя час-.25 тоты 14. поступают короткие импульсы с формирователя 11, синхронные с пе-, реходами через ноль сигнала О (Ц, При этом"д тс - ВХ 1ЗОт: - ,"Огде-коэффициент деления делителягдечастоты 14.35вХ=переход входного сигнала,1фехВ течение этого времени импульсыс выхода генератора 12 поступают надополнительного вход счетчика 13, в 49результате чего в последнем накапливается число Н - у=оогде г - частота генератора 12 опорной частоты.Т45По окончании интервала временит,е, в момент переполнения делителя14 частоты, его выходным импульсомос уществляется установка в нулевое со 7 и.стояние запоминающего регистрд . 50счетчика 4 через элемент ИЛИ 5, аспустя время задержкй Ги В, обеспеемое элементами 8 и 9 .соответстнно ( С +Г с у- ) - перепись в запоминающий регистр 7 числа Й;, нак в ,55оп-,ленного в старших разрядах дополни- .тельного счетчика 13 и сброс, этогосчетчика. Число )4 угде. и число отбрасываемых (неисполь.зуемых)разрядов дополнительного счетчика 13, пропорционально среднему(свободному от влияния наложенных насигнал шумод 1 значению периода вход ного сигнала Т хор, Это число используется для формирования выходной частоты устройства фазовой синхронизации, осуществляемого следующим образом.Импульсы.с,выхода генератора 12, проходя через блок 3 добавления-исключения импульсов, поступают на вход счетчика 4. В момент равенства чисел в этом счетчике и запоминающем регистре 7 срабатывает блок б совпадения кодов и выдает импульс, устанавливающий в ноль счетчик 4Последний вновь начинает заполняться импульсами генератора 12, снова срабатывает блок б совпадения кодов и т.д., т.е. процесс повторяется. Период следования выход- " ных импульсов блока б совпадения кодовТ,= , И)ооткуда, с учетом 1) имеем вых -7 вх ср .1 аким образом, частота выходногосигнала предлагаемого устройства еых т, , равна, частоте ОЙачальная фаза формируемого таким образом сигнала корректируется с помощью фазового детектора 1, дискретного усредняющего блока 2, блока 3 добавления-исключения импульсов путем добавления (исключения) импульсов(в зависимости от определяемого фазо- вым детектором 1 знака рассогласования фаз Ов,(+) и Озы(+) в последовательности выходных ймпульсов генератора 12, поступающих на счетчик 4.По окончании предварительного цикла дополнительным счетчиком 13 начинается измерение нового среднего значения периода входного сигнала, которое осуществляется аналогично в течение ед полупериодов Ов(1), выходным импульсом делителя 14 частоты вновь производится подготовка (сброс) запоминающего регистра 7 и перепись в. него нового числа. Этот процесс/периодически повторяется. Тем савам в устройстве осуществляется дискретное слежение за частотой входного сигнала Озх(1), в результате чего соэ даются более благоприятные условия для работы схемы корректировки начальной фазы.Благодаря огсутствию в устройстве. при формировании выходного сигнала линейного преобразования кода в частоту, удается избежать неравномерности следованйя выходных импульсов синтезатора дискретных частот (в предлагаемом варианте эту роль выполняют счетчики 4 и 13, запоминающий регистр 7, блок б совпадения кодов и блок 10 перезаписи кодов. Импульсы на выходе блока б совпадения кодов имеют равномерную расстановку во времени (сле" ДУют с пеРиоДом твх ср ). В свЯзи с этим отсутствует необходимость деле". 995360 5ния выходной частоты синтезатора дискретных частот (последняя оказывается равной выходной частоте схемы или частоте входного сигнала).Таким образом, при использовании той же элементной базы, что и в из вестном устройстве становится возмож" ным увеличение вер;.ней .границы частотного диапазона предлагаемого устройства. формула изобретения Устройство фаэовой синхронизации, содержащее последовательно соединенные фазовый детектор, дискретный усредняющий блок, блок добавления-исключения импульсов и счетчик, а также генератор опорной частоты, выход ко-. торого подключен к входам счетных им- у пульсов фазового детектора и блока добавления-исключения импульсов и де" литель частоты, о т л и ч а ю щ е еся тем, что, с целью расширения частотного рабочего диапазона, в него введены формирователь импульсов, зле" менты задержки, элемент ИЛИ и последовательно соединенные дополнитель.- ньй счетчик, блок перезаписи кодов, заищФюинающий регистр и блок совщдуэ 6ния кодов, причем сигнальный вход фазового детектора объединен с входом формирователя импульсов,.выход которого через делитель частоты подключен к входу перезаписи запоминающего регистра, к первому входу элемента ИЛИ и к входу первого элемента задержки, выход которого подключен к управляющему, входу блока перезаписи кодов непосредственно и через второй". элемент задержки к входу сброс дополнительного счетчика, к счетному входу которого подключен выход генератора опорной частоты, выходы счетчика подключены к соответствующим входам блока совпадения кодов, выход которого подключен к опорному входу фазового детектора непосредствеиво и через элемент ИЛИ к входу сброс счетчика,Источники информации,принятые во внимание при экспертизе1. Жодэишскнй И.И. Цифровые систе-ьы фазовой синхронизации.-Радиотехника и электроника,1979,т.24,9 9,с. 1786.2. Жодэишский М.И. и др. Расчетныемодели .цифровых систем ФЪП. -Известиявузов СССР. Радиоэлектроника. 1976,т, 19, В 3, с. 43 (прототип).995360 Составитель В.Г. ЕТехред Л,Пекарь Ре Кин Подписита СССРийаб. д. 4/5 ктная, 4 ал ППП Патент, г. ужгород, ул каз 672/47 Тираж 675 ВНИИПИ Государственного коми по делам изобретений и откр 113035, Москва, Ж, Раушская