Устройство для моделирования нейрона

О П И С А Н И Е пц 991449ИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспубликОпубликовано 23.01.83, Бюллетень3 Дата опубликовании описании 23.01.83 .(54) УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ НЕЙРОНА 1Изобретение относится к устройстваммоделирования нервной системы и может . быть использовано в системах распознавания образов и управления.Известно устройство для моделирования нейрона, состоящее из блока сравнения, формирователя выходных импульсов, формирователя порога, блока управления резнсторными элементами, аддитивного сумматора, соединенных с ним блоков моделирования синаптических элементов, каждый из которых включает резисторный элемент, соединенный с ним выходом накопитель, входы которого соединены с внешним входом устройства для моделирования нейрона и с блоком управления резисторными элементами 1.Недостатком известного устройства является невозможность осуществления нелинейного анализа пространственно- временных образов. Так как это устройство не способно распознавать временные образы и в нем отсутствует взаимодействие между блоками моделирования синаптических элементов, то суммарный сигнал, сравниваемый с пороговымзначением, равен сумме входных сигналов, каждый иэ которых взят с учетомсостояния соответствующего ему резисторного элемента и без учета другихсигналов, что является свидетельствомлинейности анализа пространственныхобразов.Недостатком известного устройстваявляется также низкая динамичность запоминания, так как изменение состояний. резисторных элементов происходит только после проведения полного анализараспознаваемого образа.Наиболее близким техническим решением к изобретению является устройстводля моделирования нейрона, содефкащеет 1 аддитивных сумматоров, схему срав пения, выход которой подключен непооредственно к входу формирователя сигнала управления резисторными элементами, через формирователь порога - кпервому своему входу и через формиро ватель выходного сигнала - к выходуустройсва, и и групп блоков моделирования синаиса, причем каждый блокмоделирования сииапса состоит из элемента задержки и накопителя, выходкоторого подключен к управпянипему входу резисторцого элемента, вход которогочерез буферный каскад соединен с соответствующим входом устройства2)Недостатком этого устройства является линейность анализа образов, таккак оно представляет собой устройство,линейно объединяющее посредством сумматора более простые устройства, вкоторых также с пороговым значениемсравнивается сумма сигналов, каждыйиз которых взят с учетом состояния соответствующего ему резисторного элемента независимо от других сигналов,что доказывает линейность анализа, распознаваемого образа,К недостаткам этого известного устройства также относится низкая динамичность заиоминация, потому, что состояние резисторных элементов изменяется также только иод действием выходного сигнала.Ыепь изобретения - повышение точности моделирования за счет обеспечения нелинейности анализа пространственно-времеицых образов и повышения динамичноеи запоминания. Поставленная цель достигается тем что в устройстве, содержащем И аддитивцых сумматоров, схему управления, выход которой подключен непосредственно к входу формирователя, сигнала управления резисторными элементами через формирователь порога - к первому своему входу и через формирователь выходного сигнала - к выходу устройства, и Ю групп блоков моделирования синапса, причем кажд 11 й блок моделирования сииапса состоит из элемента задержки и накопителя, выход которого подключен к уиравляЮщему входу резисторного элемента, вход которого через буферный каскад соединен с соответствующим входом устройства, введены элементы задержки, а в каждый блок моделирования синииса - элементы И, аддитивцые сумматор через элементы задержки соединены последовательно, выход последнего аддитивцого сумматора подкпочен к второму входу схемы сравнения, ьч ход формирователя сигнала управления резисторпыми элементами соединен с и;.рвыми входами накопителей посиед 440 4ней группы блоков моделирования сицапса и входом последовательно соединен 5 10 1514, диода 15 и транзистора 16. Устройство для моделирования нейро 50 55 20 25 30 35 40 ных элементов задержки, выход каждогоиз которых соединен с первыми входаминакопителей соответствующей группыблоков моделирования сицапса, выходрезисторного элемента каждого блокамоделирования синапса через соответствующий элемент задержки подключен ксоответствующему входу соответствующего аддитивного сумматора, выход которого соединен с первыми входами элементов И соответствующей группы блоков моделирования синапсов, вход буферного каскада каждого блока моделирования синапса подключен к второму входу элемента И, выход которого соединенс вторым входом накопителя. Кроме того, накопитель каждого блока моделирования синапса выполнен на транзисторе, между эмиттером и коллектором которого подключен конденсатор, база транзистора подключена к первому входу накопителя, эмиттер соединен с выходом накопителя, а коллектор подключен через резистор к шине нулевогопотенциала и через встречно включенный диод - к второму входу накопителя.На фиг, 1 изображена блок-схема устройства для моделирования нейрона; на фиг, 2 - принципиальная схема накопителя.Устройство для моделирования нейрона состоит из формирователя 1 сигнала управления резисторными элементами; бльков 2 моделирования синаисов (фиг. 1 ), содержащих буферные каскады 3, элементы И 4, накопители 5, резисторные элементы 6, элементы 7 задержки, аддитивных сумматоров 8, элементов 9 задержки, схемы 10 сравнения, формирователя 11 выходного сигнала, и формирователя 12 порога, Накопитель 5(фиг,2)состоит из конденсатора 13, резистора на работает следующим образом. На входы блоков 2 моделированиясинапсов поступают входные сигналы иинвертированные (тормозные синаисы)или неинвертированные (возбуждающие .синапсы) в буферных каскадах 3 проходят через резисторные элементы 6 иэлементы задержки 7 в аддитивные сумматоры 8, где происходит их сложениепо амплитуде и знаку, и суммарный сигнал через элементы 9 задержки, проходитв следующий аддитывный сумматор 8, аУстройство для моделирования нейрона производит анализ и запоминание пространственной составляющей пространств венно-времениых образов посредством пространственного суммирования входных сигналов с различным изменяемым весом в результате использования управляемых резисторных элементов 6, и ана 55 5 (91, из последнего адцитивного сумматора 8 сигнал идет в схему 10 сравнения, где происходит сравнение суммарного входного сигнала с пороговым значением, превышение которого поступает в Ьорми рователь 11 выходного сигнала ., в формирователь 12 порога, который пер- дает в схему 10 сравнения новое пороговое значение сигнала, и в блок 1 управления резисторными элементами, из 1 О которого непосредственно или через элементы 9 задержки сигнал поступает на входы накопителей 5, а именно на базу транзистора 16 (фиг. 2). Далее, и зависимости от совпадения (возбуж 15 дающий синапс) или несовпадения (тормозной синапс)входного сигнала и сигнала, выходящего из сумматора 8, что определяется отсутствием или наличием инверсии на выходе элемента И 4, сит нал может пройти через накопитель 5 (через диод 15 и конденсатор 13, зарядить конденсатор 13) и изменить состояние резисторного элемента 6 (фиг. 1), но через резистор 14 (фиг. 2) происко дит разряд конденсатора 13, поэтому резисторный элемент 6 постепенно приходит в прежнее состояние. Таким образом, устройство для моделированиянейрона обладает мгновенным заиомина- З 0 кием взаимосвязи признаков анализирующего образа, кратковременной памя-.тью и забыванием. Однако при превышении порогового значения суммарным сигналом блок 1 управления резисторными элементами непосредственно или посредством элементов 9 задержки посылает сигнал на входы накопителей 5 па базу транзистора 16 (фиг, 2),.через который при его открытии происходит разряд конденсатора 14,) вследствие чего состояние резисторных элементов 6 (фиг, 1) будет зафиксировано в новом положении, т.е, устройство для моделирования нейрона обладает долговременной памятью, Элементы 9 задержки в выходной цепи блока 1 управления резисторными элементами обеспечивают рациональное распределение памяти устройства для моде-". лирования нейрона.50 логичные операции с временной сосавлякшей пространствепо-временнык образов устройство для моделирования нейрона производит посредством временного суммирования, т.е. посредством суммирования сигналов с различной величиной задержки, которая определяется положением входа конкретного сигнала относительно элементов 9 задержки.Нелинейный анализ образов устройство для моделирования нейрона производит следуюшим образом. Сигнал с вкода проходит через блок 2 моделирования синапса, аддитивные сумматоры 8 и элементы 9 задержки к входу других сигналов, т,е, проходит чеоез элементы И 4 и накопители 5 на управляющие входы резисторных элементов 6 и изме няет их состояния, поэтому соответствующие входные сигналы будут просуммированы с учетом стабильного состояния резисторнык элементов 6, выражаю 1 цим собой обученность устройства для моделирования нейрона, и с учетом изменений состояний резисторных элементов 6, под действием других входных сигналов, которые отражают реальную взаимосвязь в пространстве и времени отдельнык признаков распознаваемого образа,Нелинейность анализа образов, и более высокая динамичность запоминания позволяет устройству для моделирования нейрона по сравнению с известными уст ройствамипроизводить более глубокий анализ взаимосвязи признаков образов, повысить эффективность распознавания образов и ускорить обучение.формула изобретения1. Устройство для моделирования нейрона, содержащее И аддитивных сумматоров, схему сравнения, выход которой подключен непосредственно к входу формирователя сигнала. управления резисторными элементами, через формирователь порога - к первому своему входу и через формирователь выходного сигнала - к выходу устройства, и И групп блоков моделирования синапса, причем каждый блок моделирования синапса состоит из элемента задержки, и накопите-ля; выход которого подключен к управ-. ляющему входу резисторного элемента, вход которого через буферный каскадсоединен с соответствующим входом устройства, о т л и ч а ю щ е е с ятем, что, с целью увеличения точностиа 7 991 моделирования за счет обеспечения нелинейности анализа пространственно-временных образов и повышения динамического запоминания, в него введены элементы задержки, а в каждый блок мо-дулирования синапса - элементы И, аддитивные сумматоры через элементы ыдержки соединены последовательно, выход последнего аддитивного сумматора подключен к второму входу схемы срав нения, выход формирователя сигнала ут- равления резисторными элементами соединен с первыми входами накопителейпоследней группы блоков моделирования синапса, и с входом последовательно со З единенных элементов задержки, .выход каждого из которых соединен с первыми входами накопителей соответствующей группы блоков моделирования синапса, выход резисторного элемента каждого 20 блока моделирования синапса через соответствующий. элемент задержки подключен к соответстующему входу соответствующего аддитивного сумматора, выход которого соединен с первыми входа ал ППП Патент",Ужгород, ул, Проектная, 4 449 8ми элементов И соответствующей группыблоков моделирования синапоа, вход буферного каскада каждого блока моделирования синапса подключенк второмувходу элемента И, выход которого соединен с вторым входом накопителя,2. Устройство по п.1, о т л и ч а -.ю щ е е с я тем, что накопитель каждого блока моделирования синапса выполнен на транзисторе, между эмиттером иколлектором которого подключен конденсатор,база транзистора подключена кпервому входу накопителя, эмиттер транзистора соединен с выходом накопителя,коллектор подключен через резистор кшине нулевого потенциала и через встречно включенный диод - к второму входу. накопителя.Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССР.М 512478; кл. 6.066 7/60, 1974,2, Авторское свидетельство СССРпо заявке И. 2607557/3.8-24,кл, 6066 7/60 (прототип).