Устройство для выключения и перезапуска микропроцессора при сбоях питания

(19) (11 06 Р 11 2 САНИЕ ЕТ ЕТЕПЬСТВ АВТОРСКОМУ(54) УСТРОЙС РЕЗАПУСКА ИИ ПИТАНИЯ (57) Изобрете цифоовой вычи ОСУДАРСТВЕННЫЙ КОМИТЕТ ССС О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫ(56) Авторское свидетельство СССРУ 106 1147, кл. С 06 Р 11/22, 1982.Авторское свидетельство СССРУ 1151972, кл, С 06 Р 11/22, .1983,ТВО ДЛЯ ВЫКЛЮЧЕНИЯ И ПЕ КРОПРОЦЕССОРА ПРИ СБОЯХ е относится к областиительной техники и автоматики и может быть использовано при построении устройств защиты микропроцессоров от сбоев питания или нарушения области допустимых значений величины напряжения источника питания. Цель изобретения - расширение области применения и повышение надежности устройства. Цель достигается тем, что в устройство, содержащее первый пороговый элемент (компаратор) 1, первый триггер 4 и генератор 3 импульсов, введены второй пороговый элемент 2, второй триггер 5, первый элемент И 6, второй элемент И 8, элемент И-НЕ 7, первый 9 и второй 10 формирователи импульса (одновибраторы). 3 ил,1 13524Изобретение относится к цифровоивычислительной технике и автоматикеи может быть использовано при построении устройств защиты микропроцессовров от сбоев питания.или превышенииим допустимо возможной величины.Пелью изобретения является расширение.обпасти применения устройства. ,10На фиг. 1 представлена Функциональная схема устройства, на Фиг, 2 -принципиальная схема первого (а) ивторого (б) компараторов, на фиг. 3 временные диаграммы, поясняющие ра г,боту устройства,Устройство содержит (Фиг. 1) пороговые элементы (компараторы) 1и 2, генератор 3 импульсов, триггеры 4 и 5, первый элемент И 6, элемент И-НЕ 7, второй элемент И 8, формирователи 9 и 10 импульсов (одновибраторы) вход 11 подтверждения установки микропроцессора, выход 12 сигнала отключения .питания микропроцессора, выход 13 сигнала сброса микропроцессора, вход 14 контролируемогонапряжения.Компаратор 1 состоит из разрядного диода 15, ограничительного резистора 16 и зарядного конденсатора17 (фиг, 2 а), а компаратор 2 - иэразрядного диода 18, ограничительного резистора 19, зарядного конденсатора 20 и гасящего резистора 21(фиг, 26)Первый компаратор 1 (Фиг, 2 а)предназначен для контроля за появлением, сбоями и пропаданием контролируемого напряженияаоВторой компаратор 2 (фиг. 26) предназначен для контроля за превышениемконтролируемым напряжением допустимой величины. Гасящий резистор 21выбирается таким образом, чтобы по- абявление на выходе компаратора 2 сигнала логической единицы соответствовало предельно допустимому значениюконтролируемого напряжения (фиг,За).Первый элемент И 6 предназначендля управления блокировкой генератора 3 импульсов в случае пропадания,сбоя или превышения допустимого контролируемого напряжения,Второй элемент И 8 предназначендля того, чтобы обеспечить блокировкупереключения триггера 5 при колебаниях контролируемого напряжения возле допустимого значения,92 2Первый 9 и второй 10 одновибраторы предназначены для обеспечения необходимой задержки сигнала установки триггера 5 в нулевое состояниедля того, чтобы исключить возможностьпоявления на входах триггера 5 запрещенной комбинации "один-один",т,е, они необходимы для обеспечениянадежного срабатывания триггера 5.Устройство работает следующим образом,В исходном состоянии на входе 14отсутствует контролируемое напряжение, триггер 5 находится в нулевомсостоянии. На выходах первого 1 ивторого 2 компараторов присутствуютсигналы логического нуля, триггер 4находится в единичном состоянии, навыходе 13 формируются импульсы сброса микропроцессора, Появление контролируемого напряжения на входе 14не изменяет. состояние устройства,так как элемент И-НЕ 7 закрыт и свыхода 13 продолжают поступать импульсы сброса. После появления навходе 11 сигнала подтверждения установки от микропроцессора триггер 5устанавливается в нулевое состояние,блокируя тем самым генератор 3 импульсов.При превышении контролируемым напряжением допустимой величины (Фиг. За) на выходе компаратора 2 появляется сигнал логической единицы. Поступая на единичный вход триггера 5, он устанавливает его в единичное состояние, на выходе 12 устройства появляется сигнал отключения питания микпроцессора. После возвращения напряжения питания к нормальной величине на выходе компаратора 2 вновь появляется сигнал логического нуля.По Фронту этого сигнала одновибратор 9 (он выполняет функцию задержки) вырабатывает импульс, по заднему фронту которого одновибратор 10 также вырабатывает импульс, который обнуляет. триггер 5, снимая с выхода 12 сигнал отключения питания микропроцессора, и устанавливает в единичное состояние триггер 4, разблокируя тем самым генератор 3. На выход 13 устройства начинают поступать импульсы сброса микропроцессора. После появления на входе 11 сигнала подтверждения установки от микропроцессора триггер 4 вновь устанавливается в3 135 нулевое состояние, в результате чего генератор 3 блокируется.При понижении уровня контролируемого напряжения на выходе компаратора 1 появляется уровень логического нуля, которым триггер 4 устанавливается в единичное состояние, блокируя генератор 3. На выход 13 устройства начинают поступать импульсы сброса микропроцессора. Далее устройство работает аналогично описанному. Формула изобретения Устройство для выключения и перезапуска микропроцессора при сбоях питания, содержащее первый пороговый элемент, вход которого является входом устройства для подключения к источнику контролируемого напряжения, первый триггер, выходом соединенный с входом пуска генератора импульсов, выход которого является выходом устройства для подключения входа сброса микропроцессора, о т - л и ч а ю щ е е с я тем, что, с целью расширения области применения устройства, в него введены второй пороговый элемент, элемент И-НЕ, два элемента И, второй триггер и два Фор 2492мирователя импульса, причем установочный вход первого триггера соединен с выходом первого элемента И, прямой вход которого соединен с выходомпервого порогового элемента и первымпрямым входом элемента И-НЕ, инверсный вход которого является входомустройства для подключения выходасигнала подтверждения установки микропроцессора, выход и второй прямой вход элемента И-НЕ подключены соответственно к входу сброса первоготриггера и инверсному выходу второго триггера, прямой выход которогоявляется выходом устройства для подключения входа сигнала отключенияпитания микропроцессора, выход второго порогового элемента соединен 2 О с установочным Входом второго триггера, инверсным входом второго элемента И и через первый Формирователь импульса - с входом второго формирователя импульса, выходом подклю ченного к прямому входу второго элемента И, выход которого соединен свходом сброса второго триггера и инверсным входом первого элемента И,вход второго порогового элемента является входом устройства для подключения к источнику контролируемогонапряжения.1352492 а уилЮЕ Составитель В.ВСереда Техред М. Ходанич тлиб Корректор В.Г еда няк 4/ Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектн аз 5567 ВН по 113049 Тираж ИИПИ Государственделам изобрете 5, Москва, Ж71 Подписноого комитета СССРий и открытийРаушская наб., д