Устройство для синхронизации цифровых систем управления тиристорными выпрямителями

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублитт и 989741(54) УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ ЦИФРОВЫХ СИСТЕМ УПРАВЛЕНИЯ ТИРИСТОРНЫМИ ВЫПРЯМИТЕЛЯМИ1Изобретение относится к электротехнике, а именно к цифровым системам управления тиристорными выпрямителями, и может быть особенно эффективно в установках с широким диапазоном регу 5 лировання углов открытия силовых вентилей.Известны цифровые устройства управления тиристорными выпрямителями, содержащие устройство синхронизаиии, ге- то нератор тактовых импульсов, счетчик, дешифратор и формирователи импульсов . 1 , 2, 3 и 4В этих устройствах угловой эквивалент тактовых интервалов не зависит от интервалов между импульсами синхрониза таи, что приводит к снижению точности, а при больших углах открытия вентилей может привести и к потере работоспособ ности всей системы, Так, например, прифабсолютноф стабильном генераторе тактовых имнульсов с тактовым интерваломо,соответствующим 1 при уходе частоты,2сети, предусмотренном ГОСТом, ошибка ,3,6 О.Наиболее близким к предлагаемому по технической сущности является устройство для синхронизации цифровых систем управления тиристорными вьптрямителями, содержащее генератор импульсов, выход которого подключен к одному из входов блока суммирования, выход которого подключен ко входу делителя, фазовый дискриминатор и три выходных триг ера Г 53.Недостатком этого устройства является невысокая точность и быстродействие. Невысокая точность объясняется тем, что коррекпня происходит один раз за период или полупериод входных импульсов. Это же приводит и к снижению быстродействия, так как большие ошибки корректируются несколько периодов. Кроме того, включение генератора тактовых импульсов и подача входных сигналов в устройстве происходит автоноьмно, что заранее закладывает фазовую35 ошибку между фазой напряжения и импульсами синхронизации, т.е. устройство предварительно выбирает ошибку включения.В устройстве в конце каждого периодачастоты образуются фсгусткиф импульсов 5коррекшщ.Белью изобретения является повьяпениеточности синхронизации и быстродействияпри коррекции фазовых ошибок импульсовсинхронизации в цифровых системах управ-,0ления тиристорными выпрямителями.Поставленная цель достигается темчто устройство для синхронизации цифровых,систем управления тиристорными выпрями"телями, содержащее генератор импуль-15сов, высод которого подключен к одномуиз входов бпока суммирования, выходкоторого подклпбчен ко входу делителя,фазовый дискриминатор и три выходкыхтриггера, снабжено формирователем импульсов перехода, сетевого напряжениячерез ноль, двумя сумматорами с однополярной характеристикой, счетчиком и блоком памяти, причем входы вышеуказанного формирователя предназначены для под/ключения питающей трехфазной сети, выходы подключены ко входам первого вышеуказанного сумматора, выход которогоподключен к одному из входов фазовогодискриминатора, на другой вход фазовогодискриминатора подключен выход второговышеказанного сумматора, тремя своимивходами подключенного к выходам счетчика и входам выходных триггеров, выход фазового дискриминатора подключенчерез блок памяти ко второму входубпока суммирования, высод делителя подключен к счетному входу фазового дискриминатора и к первому входу счетчика и одновременно является высодом,40канала тактовых импульсов устройства,один из высодов вьапеуказанного формирователя подключен ко второму входусчетчика.На чертеже приведена схема устрой 45стваеУстройство содержит формирователь 1,первый сумматор 2, генератор импульсов 3, блок суммирования 4, делитель 5,счетчик 6, выходные триггеры 7, второй сумматор 8, цифровой фазовый дис., криминатор 9, сумматор фазового дискриминатора 10, реверсивный счетчик фазового дискриминатора 11., блок памяти 12.Устройство работает следующим образом,Фазные напряжения сети подаютсяна вход формирователя 1, на выходе которого формируются 3 последовательности двухполярных прямоугольных импульсов, сдвинутых друг относительно друга на 1200 эл, по частоте сети.Эти последовательности поступают на входы первого сумматора 2, на выходе, которого вырабатываются прямоугольные импульсы с частотой Ес (для мостовой трехфазной схемы). Одновременно от генератора импульсов 3 через блок суммирования 4 импульсы поступают в делитель 5, выполненный на счетчике. На выходе делителя вырабатывается последовательность тактовых импульсов для системы управления выпрямителем. Кроме того, эти импульсы поступают на вход счетчика 6, на выходе которого формируются 3 последовательности импульсов синхронизации, .сдвинутые друг относительно друга на 120 эл, по частоте сети, что обеспечивается подбором частоты генератора импульсов и коэффи- циентами деления делителя 5 и счетчика 6. В случае нулевой схемы эти юч- пульсы непосредственно передаются на входы синхронизации системы управления. Для мостовой схемы в каждом канале включаются генераторы 7 со счетным входом, обеспечивая 6 последовательностей со сдвигом на 60 эл. (Ед, Едб , Е, Гс ). Три последовательности ймпульсов с выхода счетчика поступают на входы второго сумматора 8, на выходе которого формируется прямо.- угольное напряжение с частотой, соответствующей частоте напряжения на выходе первого сумматора (в случае отсутствия ошибки), но сдвинутое по фазе на 180 эл. Оба эти напряжения поступают на входы фазового дискриминатора 9, построенного по схеме сумматора 10 и реверсивного счетчика 11. Если расхождения по фазе (частоте) в сформированных на выходе устройства импульсах синхронизации относительно напряжений сети нет, то на выходе фазового дискриминатора сигналы отсутствуют и коррек- ции фазы не происходит. В случае наличия ошибки на выходе. сумматора 10 фазового дискриминатора на каждом интервале дискретности выпрямителя появляются импульсы, длительнос,гь которых пропорциональна величине ошибки по фазе. Втечение этих импульсов реверсивный счет.чик 11 с частотой К записывает в блок памяти 12 код числа, соответствующего величине и знаку ошибки. Это число счи, тывается блоком суммирования, который на интервале дискретности выпрямителя добавляет или фсФираетф импульсы генера5 ,бМ тора 3 на входе делителя 5. Если ошибка компенсирована за время, меньшее интервала дискретности, то коррекция прекращается. При болыпих ошибках с приходом очередного импульса с фазового 5 дискриминатора бпок памяти обнуляется, и в него записывается код числа, соот ветствующего нескорректированной ошиб кемТаким образом, использование сумма торов обеспечивает. формирование инфорюа ",: цни об ошибке по фазе импульсов синхро низацнн относительно напряжений сети через каждый интервал дискретности ти ристорного выпрямителя, оргакизация 1 структуры фазового дискриминатора на н основе, т.е. на полусумматоре и реверсивном счетчике с выходом наблок добавления-вычитаниячерез блок памяти обеспечшает, в случае записи в 26 память ошибки, равномерное добавление (или вычитание) импульсов блоком суммирования на всем интервале дискрежости выпрямителя пока существует инфор мания об ошибке, разравниваяскоррек 2 з тированную последователнность импульсов, поступающую на вход делителя. До полнительная.связь выхода формирователя со входом счетчика обеспечивает синхро)низацию начала работы устройства. Уст- ур Ьойство обеспечивает одновременно пс- стоянную кратность тактовой частоты и яастоты синхронизации и одновременнуй фазовую коррекщпо нМпульсов синхрони закии и тактовых импульсов передаваемьпщйаввефазового управпения выпрямителем, Пе речисленная совокупность отличительных признаков обеспечивает достижение .поставленной цели.40 Формула изобретения Устройство для синхронизации цифро- вых систем управления тиристорными 143. 6выпрямителями, содержащее генератор импульсов, выход которогр подключен к одному из входов блока суммирования, выход которого подключен ко входу делителя, фазовый дискриминатор и три выходных триггера, о т л и ч а ю щ ее с я тем, что, с целью повъапения точности синхронизации и быстродейст:вия, оно снабжено формирователем нМ- пульсов первична сетевого напряжения через ноль, двумя сееюатороми с одно полярной характеристикой, счетчиком и блоком памяти, причем входы вышеуказанного формирователя предназначены для подключения питающей трехфазной сети, выходы подключены ко входам первого вышеуказанного сумматора, выход которого подключен к одному из входов фазового дискрвинатора, на другой вход фазового дискриминатора подключен нь- ход второго вьапеуказанного сумматора, тремя своими входами подключенного к выходам счетчика и входам выходных триггеров, выход фазового дискриминатора подключен через блок памяти ко второму входу блока суммирования, вы ход делителя подклюйн к счетному входуфазового дискриминатора и к первому входу счетчика и одновременно является выходом устройства, один из выходов възпеуказанного формирователя подключен ко второму,ицюу счетчикв. чники информашка принятые во вннмание при экспертизе 1, Авторское свидетельство СССР М 605305, кп. Н 02 Р 13 У 21, 1978. 2, Авторское свидетельство СССРМ 629621 у кл. Н 02 Р 13 У 16, 1978. 3. Авторское свидетельство СССР М 647833, кл. Н 02 Р 13/16, 1979. 4. Авторское свидетельство СССР М 748779, кл. Н 02 Р 13 У 16, 1980. 5. Авторское свидетельство СССР М 611309, кл. Н 02 Р 13 И.6, 1978. Горват Техред Е,Харитончик Корректор А. Дэятко11148/77 Тираж 685 Подписное ВНИИПИ Государсчвенного комитета СССР по делам изобретений и открытий 113035, Москва, Ж 35, Раушская наб., д. 4 ал ППП фПатентф, г. Ужгород, ул. Проектная, 4