Устройство выборки и хранения

Союз Советски кСоциалистическиеРеспублик ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ п 1963131(23)Приоритет 1 Ъаударстееннмй крмитет СССР ао делам изобретений и открытий(53) УДК 621, , 382 (088. 8) Дата опубликования описания 30.09.82 А. М. Ильянок, Е. М. Ильин, В. Н. Зеленко и В Я%нарьпнттЕХННЧБС(54) УСТРОЙСТВО ВЫБОРКИ И ХРАНЕНИЯ 1Изобретение относится к измерительной технике и может быть использовано, в частности, в устройствах преобразования информации.Известно устройство выборки и хране 5 ния, содержашее коммутируемый дифференциальный каскад, токовые переключатели, генераторы тока и истоковый повтоОднако известное устройство не отли- о чается высокой точностью и достаточно большим временем хранения, .Наиболее близким к предлагаемому является устройство выборки и хранения, содержашее дифференциальный усилитель, база первого транзистора которого соединена с шиной источппса входного напряжения база второго транзистора соединена с выходной шиной, а эмиттеры через первый транзистор токового пере- О ключателя соещьнены с первым источни ком тока, подключенным к отрицательной шине источника питания, базы транзисторов переключателя тока подключены к шинам источника управляюшего напряжения, по. левой транзистор, затвор которого через накопительный конденсатор соединен с земляной шиной, сток - с положительной шиной источника питания, второй генератор тока, одним выводом подключенныйк отрицательной шине источника питания, резисторы и первый транзистор, коллектор которого подключен к положительной шине источника питания 123 .Недостатком является то, что данное устройство не отличается высоким быстродействием.Цель изобретения - увеличение быстродействия.Указанная цель достигается тем, что в устройство выборки и хранения, содержащее дифференщтальный усилитель, база первого транзистора которого соединена с шиной источника входного напряжения, база второго транзистора соедшена с ,выходной шиной, а эмиттеры через первый транзистортокового переключателя соединены с первым исто пщком гока, 3 9631подключенным к отрицательной шине источника питании, базы транзисторов переключателя тока подключены к шинам источника управляюшего напряжения, полевойтранзистоо, затвор которого через накопительный конденсатор соединен с земляной шиной, сток - с положительной шиной источника питания, второй генератортока, одним выводом подключенный к от-,рицательной шине источника питания, ре., 10зисторы и первый транзистор, коллекторкоторого подклточен к положительной шинеисточника питания, введены два дополнительных транзистора, буферный каскадна двух транзисторах, транзисторный отражатель тока и транслятор уровня в видестабилитрона, причем выходная шинаподключена к базе первого транзистора,эмиттер которого соединен с коллектором второго транзистора переключателя щтока, шток полевого транзистора соединен с базами транзисторов буферногокаскада и через транслятор уровня - свыходной шиной, коллектор первого транзистора буферного каскада соещтнен с двходной шиной транзисторного отражателя тока, подключенного к положительнойшине источника питания, выходная шинатранзисторного отражателя тока соединена с коллектором второго транзистора ,Зобуферного каскада и с затвором ролевоготранзистора, эмиттер первого транзисторабуферного каскада через первый резисторсоединен с коллектором первого транзистора дифференциального усилителя иэмиттером первого. дополнительного тран 35зистора, база которого соединена с коллектором первого транзистора дифференциапьного усилителя, эмиттер вгороготранзистора буферного каскада соединен40через вторсй резистор с колЛекторомвторого транзистора диффереютиальногоусилителя и с эмиттером второго дополнительного транзистора, база которогосоепшепя с коллектором второго транзистора дифференциального усилителя, а45коллекторы допотпщтельных транзисторотсоединены с отрицательной шиной источника питания,На чертеже представлена принципиальная электрическая схема предлагаемогоустройства.Устройство содержит шину 1, источникавходног о напряжения, дифференциальныйустиитель 2 нв транзисторах 3 и 4, то ковый переключатель 5 нв транзисторах6 и 7, источптк 8 тоха, источттттк 9 управлям него напряжения, накопительныйконде сот р 10, штоковый повторитель 311 1, транслятор уровня - стабилитрон 12, выходную шину 13, источник 14 тока, дополнительный транзистор 15, буферный каскад 16 на транзисторах 17 и 18, отражатель 19 тока, резистор 20, дополнительный транзистор 21, резистор 22 и дополнительный транзистор 23.Устройство работает следуюшим образом.В режиме выборки со схемы управления, от источника 9 поступает сигнал на управляюшие входы токового переключателя 5, открывающий транзистор 6, который подключает эмиттеры транзисторов 3 и 4 дифференциального усилителя 2 к источнику 8 тока. В этот момент на базу транзистора 3 от шины 1 источника входного напряжения подается сигнал, кото, рый усиливается дифференциальным усилителем 2 совместно с буферным каскадом 16 и заряжает накопительный конденсатор 10.Отрицательная обратная связь по входному сигналу образуется прохождением сигнала с накопительного конденсатора 10; через истоковый повторитель 11 и транслятор уровня - стабилитрон 12 на выходную шину 13 и базу транзистора 4, Ток источника 14 тока, протекая по истоковому повторителю 11, создает начальное смешение напряжения затвор- исток, которое совместно с падением напряжения на стабилитроне 12 определяет рабочее напряжение нв коллекторе транзистора 3 8. Рабочее напряжение нв коллекторах транзисто)ов 3 и 4 меньше, чем напряжение нв истоке повторителя 11 на велт:чину напряжения бвза-эмиттер транзисторов 17 и 18 и падения напряжения на резисторах 20 и 22. Причем напряжение нв резисторах 20, 22 выбирается так, чтобы при линейном режиме работы дифференциального усилителя 2 оно было меньше напряжения открывания переходов база-эмиттер допатчительных транзисторов 21 и 23. Огрвжатель 19 тока, включенный в коллектор пепи буферного каскада 16, увеличивает петле-вое усиление.В режиме большого сигнала нв входе дифференциальный усилитель 2 выходит из линейного режщла работы, т.е, транзистор 3 (или 4) закрывается, Весь ток источника 8 тока проходит по соответствующей цепи, )в резисторе 20 (или 22) будет падение напряжениядостаточное для открывания дополнительного транзистора 21 (или 23). Следовательно, образуется дсвтолнительный путь форсирующе5, " М 3 го тока по транзисторам 21,и 17 (или 23 и 18), который ускоряет заряд нако- пительного конденсатора 10, т.е. напряжение на базах транзисторов 3 и 4 быстрее выравнивается. Дифференциальный усилитель 2 входит в линейный режим работы а транзистор 21 (или 23) соответственно обесточи вается,о 131 6ф о р м у л а . и з о б р е т е н и яУстройство выборки и хранения, содержащее дифференциальный усилитель, база первого транзистора которопэ соединена с шиной источника входного напря,жения, база второго транзистора соединенас выходной шиной, а эмиттеры через первый транзистор токового переключателясоединены с первым источником тока, под, ключенным к отрипательной шине источникапитания, базы транзисторов переключатеятока подкпючены к шинам источника управпяющего напряжения, полевой транзистор, затвор которого через накопитепьный конденсатор соединен с земляной. шиной,сток - с положительной шиной источникапитания, второй генератор тока, однимвыводом подключенный к отрицательнойшине источника питания, резисторы и пер.вый транзистор, коллектор которого подключен к положительной шине источникапитания, о т л и ч а ю щ и й с я тем,что, с целью увеличения быстродействия,в него введены два дополнительных транзистора, буферный каскад на двух транзисторах, транзисторный отражатель токаи транслятор уровня в виде стабилитрона, причем выходная шина подключена к базепервого транзистора, эмиттер которогосоединен с коллектором второго транзисторайерекгпочателя тока, шток полевого транзистора соединен с базами транзисторовбуферного каскада и через трансляторуровня - с выходной шиной, коллекторпервого транзистора буферного каскадасоединен с входной шиной транзисторно оотражателя тока, подключенного к положительной шине источника питания, выходная шина транзисторного отражателя тока соединена с коллектором второготранзистора буферного каскада и с затвором полевого транзистора, эмиттер перлого транзистора буферного каскада через первый резистор соединен с коплектором первого транзистора дифференциального усилителя и эмиттером первого дополннтегъного транзистора, база которогосоединена с коллектором первого транзИстора дифференциального усилителя, эмит тер второго транзистора буферного каскада соедннен через второй резистор с кол- лектором второго транзистора дифферен- циального усилителя и с эмиттером второго допапщтельного транзистора, база которого соединена с коллектором второго транзистора дифференциального усипителя, а коллекторы дополнительных транзисторов соединены с отрицательной шиной источника питания. В режиме хранения с источника 9 поступает сигнал на управшпощие входы токового переключателя 5. Закрывается транзистор 6 и открывается транзистор 15 7. Дифференциальный усилитель 2, буферный каскад 16, отражатель 17 Гтока обесточиваются, Ток источника 8 тока проходит через дополнительный транзистор 15. На накопительном конденсаторе щ 10 остается напряжение, равное входному в этот момент переключения. Одновременно базовый ток дополнительного транзистора 15 возрастает, это компенЬфует переходной процесс на выходноЬ 25 шине 13, так как истоковый повторитель не охватывается ООС, и выходное сопротивление высокое. В режиме выборки за счет равенства напряжения на коллекторах транзисторов дифференциального усилителя 2 уменьшает.ся ошибка смешения, вызванная эффектом45 модуляции ширины базового перехода транзисторов. Одновременно уменьшается ошибка, вызванная температурным переходным процессом за счет.разнтщы рассеиваемой мощности на входных транзисторах 3 и 4. Применение режима форсиро 50 вания тока заряда накопительного конденсатора 10 уменьшает время переходного процесса, а следовательно, можно уменьшить ток в дпфдчренииальном усилителе 2, т.е, увеличит, статическую точность. Сокращение целей коммутации до одной уменьшает суммарпую емкость и, следовательно, апертурное время.Погрешности, вызванные прохождением 5 п входного сигнала в режиме хранения, уменьшаются за счет последовательного включения транзисторов 3, 4 и 18 между шиной 1 и накопительным конденсатором 10. Также "меньшаются токи утечки с конденсатора 10, так как обратные токи35транзисторов отражателя 19 тока и транзистора 18 буферного каскада можно выбрать одинаковыми, что увеличивает вре мя хранения.40, Ж, Рауш Тираж ПИ Госуда по делам 35, Москва3 тлиал ППП Патент, г. Ужгород, ул. Проектная 7,Источники йнформапии,принятые во внимание при экспертизе 1, Патент США М 3,643.110,кл. Н 03 К 17/60, 1971.31 82. Авторское свидетельство СССР по заявке М 2807883/18-21, кл, Н 03 К 17/60, 07.08,79 (прототип). Подписное омитета СССР открытий ская наб., д. 4/