Псевдостохастический интегратор

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик(61) Дополнительное к авт. свид-ву(22) Заявлено 200231 (21 3250961/18-24 151) М. Кп.з с присоединением заявки М 9 -С 06 Г 7/70 Государственный комитет СССР по делам изобретений и открытий(088.8) Дата опубликования описания 30,09.82(72) Авторизобретения В,М.Ерухимович Специальное проектно-конструкторское и технологическоебюро по погружному электрооборудованию для бурения скважини добычи нефти(54) ПС ОХАСТИЧЕСКИЙ ИНТЕГРАТО 2 выходы разрядов выходами интегрануль-органа у декодирующего пре орой вход являетора, выходы раз ря" истра с обратной ы к соответствуюующего преобразо 0 Изобретение относится к вычислительной технике и может быть использовано в стохастических вычислительных машинах.Известны цифро-аналоговые интегра. торы, в которых интегрируемые сигналы представляются в виде периодически детерминированных импульсных последовательностей, а роль интегратора выполняет накопительный счет" чик импульсов 11 и 21.Известные устройства обладают высокой точностью, однако оказываются аппаратурно сложными при интегрировании с заданным весом, например при реализации спектрального или корреляционного анализа сигналов, ввиду сложности устройства умножения на входе интегратора.Наиболее близким по технической сущности к предлагаемому устройству является стохастический интегратор, в котором интегрируемые сигналы представляются случайной последовательностью импульсов Э.Этот стохастический интегратор содержит генератор случайных чисел, например сдвиговый регистр с линей" ной обратной связью, декодирующий преобразователь, нуль-орган, накопите ый счетчик,котор о являютсятора, первый вхоподключен к выходобразователя, а втся входом интегратдов сдвигового регсвязью присоединенщим входам декодирвателя,Применение стохастического к вания позволяет существенно упр тить устройство для умножения и тегрирующих сигналов. Недостатком данного стохастичес,кого интегратора является значительная погрешность интегрирования,которая растет пропорционально време- ни интегрирования и обусловлена стохастической структурой последовательности на входе накопитель,ного счетчика.Цель изобретения - повышение точностиПоставленная цель достигается тем, что псевдостохастический интегратор, содержащий сдвиговый регистр с линейной обратной связью, ,тактовый вход которого являетсятактовым входом интегратора, преобразонатель код - аналог,входы которого соединейы с соответствующими прямыми выходами сдвигового ре. -гистра с линейной обратной связью,нуль-орган, первый вход которого 5соединен с выходом преобразователякод -аналога, а второй вход является входом интегратора,.накапли,вающий счетчик, ныходы которого являются выходами интегратора, допол" 10нительно содержит счетчик, регистр,коМмутатор, группу элементов И,первый и второй элементы И и элемент ИЛИперный и второй входы которого соединены с выходами соответственно перного и второго элементон И, а выходсоединен со счетным входом накапливающего счетчика, выход куль-органасоединен с первым входом второгоэлементаИ и счетным входом счетчика, 2 Огруппа выходов которого соединена сгруппой входов регистра, группа выходов регистра соединена с первойгруппой входов коммутатора, выходкоторого соединен с первым входОм пер.25ного элемента И, первый вход каждогоэлемента группы элементов И соединен с прямым выходом соответствующего разряда сднигоного регистра с ли -нейной обратной связью, а все остальные входы соединены с инверсными выходами всех старших разрядов регистрас линейной обратной связью, выходыгруппы элементов И соединены с второйгруппой входов коммутатора, инверс"ный и прямой выводы младшего разрядасдвигового регистра с линейной обрат"ной связью соединены с вторыми входами соответственно первого и второго элементов И, управляющие . входысчетчика и регистра подключены к выходу младшего элемента группы элементов И,. На чертеже представлена блок-схе-,ма интегратора,Он содержит сдвиговый Регистр 1 с 45линейной обратной связьюпреобразователь 2 код аналог, нуль-орган 3,накапливающий счетчик 4, счетчик 5,регистр б, группу элементов И 7,коммутатор 8,первый 9 и второй 10 элементы И, элемент ИЛИ 11.Прямыевыходы разрядов сдвигового .регистра 1 с линейной обратной связьюсоединены с соответствующими входамипреобразователя код-аналог 2 и первыми входами соответствующих элементовгруппы элементов И 7, все последующие входы каждого изкоторых соеди"иены с инверсными выходами всех старших разрядов сдвигового регистра 1 слинейной обратной. связью, бОВыход преобразователя 2 код-аналогсоединен с первым входом нуль-органа 3, выход которого соединен спервым входом второго элемента И 10и счетным входом счетчика 5. Группа 65 выходов счетчика 5 соединена с груп-пой входов регистра б, группа выходов которого соединена с первой группой входов коммутатора 8,Вторая группа входов коммутатора8 соединена с выходами группы элементов И 7, а выход - с первым вхо"дом первого элемента И 9, Инверсныйи прямой выходы младшего разрядасдвигового регистра 1 с линейной обратной связью соединены с вторымивходами соответственно первого 9 ивторого 10 элементов И, выходы которых соединены соответственно спервым.и вторым входами элемента ИЛИ11. Выход элемента ИЛИ 11 соединенсо счетным входом накапливающегосчетчика 4,Управляющие входы счетчика 5 ирегистра б подключены к выходумладшего элемента группы элементов И 7.В предлагаемом интеграторе реализуется численный метод интегрирования по формуле трапеций. Он работает следующим образом.С момента подачи тактовых импульсов на шину сдвига,и -разрядного сдвигового регистра 1 с линейной обратной связью на выходах его и -разрядовгенерируется имеющая период, 2" -1тактов последовательность псевдослучайных чисел, которая преобразуетсяв псевдослучайный процесс с помощьюпреобразователя 2 код-аналог. Послесравнения этого процесса с интегрируемым сигналом на выходе нуль-органа3 образуется псевдослучайная импульс"ная последовательность, математическое ожидание которой пропорционально текущему значению интегрируемого сигнала,Указанная последовательность втечение 2 - 1 тактов подается навход и-разрядного счетчика 5. Всчетчике 5 формируется усредненноеза 2- 1 тактов значение интегрируемого сигнала. Двоичный код счетчика 5 затем переписывается н регистр б. После .записи кода счетчика5 в регистр б счетчик 5 обнуляется и на его счетный вход вновь посту.пает последовательность с выходануль-органа 3 для формирования вдвоичном коде последующего значения входного сигнала.Импульсами управления записью врегистр б и обнулением счетчика 5является сигнал, получаемый с выхода младшего элемента группы элементов И 7, который подхлючен к прямому выходу младшего разряда сдвигового регистра 1 с линейной обратнойсвязью, В регистре б формируютсяотсчеты интегрируемого сигнала, сдвинутые по времени на шаг интегрирования, равный 2 - 1 тактов.962938 40 Псевдослучайные последовательностис выходов разрядов сдвигового регистра 1 с линейной обратной связью(М-последовательности), имеющие математические ожидания, пропорциональные 0,5, поступают также на входыгруппы элементов И 7, на выходахкоторых образуются последовательнос"ти с математическими ожиданиями,пропорциональными 2 ф,0=1,2,п.Последовательности с выходов группы элементов И 7 поступают на вторуюгруппу входов коммутатора 8, к первойгруппе входов которого подключенасоответственно группа выходов регистра б, 5На выходе коммутатора 8 образуется псевдослучайная последовательностьматематическое ожидание которой пропорционально значению содержимого1регистра 6. 20На первые входы элементов Й 1 9 и10 с выходов нуль-органа 3 и коммутатора 8 поступают последовательности, математические ожидания которых пропорциональны текущему и 25предыдущему значениям выходного сигнала.Несовместимость последовательностей на входах элемента ИЛИ 11обеспечивается подачей на вторые р);30входы элементов И 9 и 10 соответственно прямой и инверсной М-последовательностей. Указанная М-последовательность, имеющая математическоеожидание, пропорциональное 0,5.поступает с младшего разряда сдвиговогорегистра 1 с линейной обратной связью, что с погрешностью порядка 2 Иобеспечивает ее некоррелированностьс последовательностями на выходахкоммутаторов 8 и нуль-органа 3,С помощью элементов И 9, 10реализуется. операция умножения на0,5 соответственно предыдущего итекущего отсчетов интегрируемогосигнала.45На выходе элемента ИЛИ 11 образуется последовательность, матема, тическое ожидание которой пропорционально полусумме значений текущего.и предыдущего отсчетов интегрируемого сигнала,Последовательность с выхода эле"мента ИЛИ 11 поступает на вход накапливающего счетчика 4. Через интервалы времени, равные периоду работысдвигового регистра 1 с линейной обратной связью, в счетчике 4 образуются текущие значения интеграла,вычисляемые по формуле трапеций спогрешностью порядка 2-ф. 66Величина шага интегрированияип=(2 - 1)7 ( т,"- длительность тактовых импульсов) выбирается таКой, чтобыпогрешность формулы трапеций не превышала по абсолютной величине 2-"+). 5 Введение в стохастический интегратор счетчика, регистра, блока элементов И, коммутатора, двух элементов И и элемента ИЛИ, соединенных соответствующим образом, позволяет реа" лизовать численный метод интегрирования по формуле трапеций с погрешностью, не превышающей 2 , т.е. существенно повысить точность стохастического интегратора.Ъформула изобретения Псевдостохастический интегратор,содержащий сдвиговый регистр с линейной обратной связью, тактовый вход:которого является тактовым входомйнтегратора, преобразователь код -аналог, входы которого:соединены ссоответствующими прямыми выходамисдвигового регистра с линейной обратной связью, нуль-орган, первыйвход которого соединен с выходомпреобразователя код - аналог, авторой вход является входом интегратора, накапливающий счетчик, выходыкоторого являются выходами интегратора, о т л и ч а ю щ и й с я тем,что, с целью повышения точности,онсодержит счетчик, регистр, коммутатор, группу элементов И, первый ивторой элементы И и элемент ИЛИ,первый и второй входы которого соединены с выходами соответственно пер.ваго и второго элементов И, а выходсоединен со счетным входом накапливающего счетчика, выход нуль-органа,соединен с первым входом второго элемента И и счетным входом счет.:тика,группа выходов которого соединенас группой входов регистра, группавыходов регистра соединена с первойгруппой входов коммутатора, выходкоторого соединен с первым вхоцомпервого элемента И, первый вход.каждого элемента группы элементов И соединен с прямым выходом соответствующего разряда сдвигового регистра слинейной обратной связью, а все остальные входы соединены с инверснымивыходами всех старших разрядов сдвигового регистра с линейной обратнойсвязью, выходы группы элементов Исоединены с второй группой входовкоммутатора, инверсный и прямой выходы младшего разряда сдвигового регистра с линейной обратной связьюсоединены с вторыми входами соответственно первого и второго элементовИ, удравляющие входы счетчика и регистра подключены к выходу младшегоэлемента группы элементов И.Источники информации,принятые во внимание при экспертизе1. Ерухимович В.М. Интегрирование в вероятностно-импульсных АВМ. -Известия вузов СССР. Электроника ,1971, Р 12, с. 1294-1297.962938 3, Гейнс Б. Стохастическая вычислительная машина Электроника, 1967, Р 14, с.3 - 11 (прототип). ИИПИ Заказ 7514 69 Тираж 7 лиал ППП "Патент", г.ужгород, ул 2. Воронов А.А и др. Цифровыеаналоги для систем автоматическогоуправления. Изд. АН СССР, 1960.аиаежи /Г Подписное оектная,4