Преобразователь кода

.3 Н 03 К 13/2( с присоединением заявки311 аударетеенвк камнтет СССР на делам нзабретеннй и аткрнтнй.382 (088.8) Дата опубликования описания 23.07.82 Лени кий электротехнический институт свим. проф. М.А. Бонч-Бруевича 71) )аяеитель А РА ЗОВАТ пиона льиых кий преобразою- печения форми содержащий закона спадаИзобретение относится к импульсной технике, может быть использовано в устройствах кодирования, передачи данных и технике связи, и, в частности в устройствах компрессий сигнала методами адаптивной дельта - модуляции (АДМ) и дифференциальной импульсно-кодовой модуляции (ДИКМ).Известны устройства, содержащие сумматор-вычитатель и регистр, в которых1 О на регистре с .помощью сумматора-вычитателя накапливается последователь.- ность положительных и отрицательных кодовых приращений 13.Однако эти устройства не обеспечиваютэкспоненциального преобразования накапливаемой суммы, что приводит к ухудшению помехоустойчивости при применении данного устройства (части комплексного устройства) в системе передачи с адап- о тивной дельта-модуляцией, являющейся комплексным устройством.Известен лога рифмичестель числа импульсов,счетчики, выходы которых соединены с входами сравнивающего устройства, а выход последнего подключен к входу "Сброс" счетчика, Входная клемма преобразователя соединена со счетным входом счетчика через ключ, а с входом второго счетчика - через делитель частоты, Второй выход второго счетчика подключен к управляющему входу ключа 21Логарифмический преобразователь формирует логарифмическую зависимость времени появления импульсов на выходе устройства, Однако .он не может быть использован в ряде устройств, где .требуется накопление и экспоненциальная обработка последовательности различных по величине и знаку кодовых приращений, например в устройстве адаптивной дельта- модуляции (комплексное устройство,)Бель изобретения - расширение фунт- возможностей за .счет обеорования экспонвнтевальногонакапливаемой последователь 3 9459 ности различных положительных и отрицательных кодовых приращений к среднему значению, что необходимо при работе данного устройства в комплексном устройстве стабилизированной адаптивной дельта-модуляции, в результате чего в комп лексном устройстве обеспечивается повышение стабильности работы.Указанная цель достигается тем, что в преооразователь кода, содержащий делитель частоты, первый и второй счетчики импульсов, сравнивающее устройство и ключ, при этом соответствующие выходы счетчиков импульсов соединены с соответствующими входами сравнивающего устройства, выход когорого соединен с входом "Сброс" первого счетчика импульсов, выход делителя частоты соединен с соот ветствующим входом второго счетчика импульсов, вход ключа соединен с входной 2 О шиной, введены два управляемых инвертора, триггер и суьвюатор-вычитатель, причем входы первого и второго управляемых инверторов соединены с выходами соот - ветственно сумматора-вычитателя и второго счетчика импульсов, а выходы первого и второго управляемых инверторов соединены с входами соответственно второго счетчика импульсов и сумматора-вычитателя, при этом управляющие входы указан., ных инверторов подключены к выходу триггера, входы которого подключены соответственно к шине тактовых импульсов, которая соединена с входами ключа и второго счетчика импульсов, и выходу сумма 35 тора-вычитателя, выходы ключа соединены соответственно с входом "Сброс" первого счетчика импульсов и входами делителя частоты и первого счетчика им-, пульсов.ДоНа фиг. 1 представлена структурная схема преобразователя кодаф на фиг, 2 и 3 - временные диаграммы его работы.Экспоненциальный преобразователь кода содержит суммирующий счетчик 145 и вычитающий счетчик 2, поразрядные выходы которых подключены к соответствукщим поразрядным входам сравнивающего устройства 3, а его выход соединен с входом "Сброс" счетчика 1 и запирающим входом ключа 4, на вход которого подан сигнал высокой частоты, а его выход подключен к входу суммирующего счетчика 1 и через делитель частоты 5- к входу вычитающего счетчика 2, поразрядные входы которого соединена с поразрядными выходами управляемого инвертора 6, а управляющий вход инвертора 6 подключен к выходу триггера 7 и управля 87юшему входу управляемого инвертора 8,lпоразрядные .выходы последнего являются выходами младших разрядов преобразователя и подсоединены также к входаммладших разрядов сумматора-вычитателя9, вход старшего разряда которого подключен к выходу триггера 7, а входомпреобразователя являются входы сумматора-вычитателя 9, выходы младших разрядов которого соединены с входамиуправляемого инвертора 6, а выход старшего разряда подключен к информационно-,му входу триггера 7, на стробирующий,вход которого, соединенный с открываюшим входом ключа 4 и установочнымвходом вычитающего счетчика 2, подансигнал тактовой частоты Ют .Устройство работает следующим образом.На входы 10 сумматора-вычитателя 9поступают параллельные кодовые прирашения с частотой Е . В каждом такте взависимости от знака кодового приращения, т. е, ф 1 " или "О в знаковом разряде, происходит суммирование или вы- .читание его из остатка суммы, подающегося на входы 11 сумматора-вычитателя9. После суммирования вновь образованнаясумма поступает в блок экспоненциальнойобработки, состоящий из суммирующегосчетчика 1, вычитающего счетчика 2,сравнивающего устройства 3, ключа 4,и делителя частоты 5, после чего на выходе устройства образуется новый остаток суммы, обработанной по экспоненциальному закону, причем экспоненциальныйспад стремится к некоторому среднему значению Ос,В момент времени 1; кодовоеприращение ьОсуммируется с ранее образованным остатком накопленных приращений (фиг. 2), Если новая сумма превышает пороговый уровень ОС, то высокийпотенциал на выходе старшего разрядасумматора-вычитателя 9 фиксируется триггером 7 и выключает управляемый инвертор 6 и выходы младших разрядов, в прямом коде вписываются в вычитающийсчетчик 2. Триггер 7 и управляемый инвертор 6 вписывают в вычитаюший счетчик 2 абсолютную величину разности1 ю)=1 о; - огде ц, - кодовое значение необрабсьтаиной суммы в момент времени0 - кодовое значение среднегоуровня,Затем Открывается ключ 4 и импульсывысокой частоты Е суммируются счет пизобретения фо рмула 5 9459 ком 1, а также, пройдя делитель частоты 5, вычитаются из ранее установленной величиныУ в вычитаюшем счетчике 2.1В момент времени 1 сравнивающее устройство 3 фиксирует совпадение выходныхкодов счетчиков 1 и 2, запирает ключ 4 и устанавливает в исходное состояние суммирующий счетчик 1 . В соответствии с управляющим сигналом триггера 7 инвертор 8 пропускает обработанный код О младших разрядов суммы на выход устройства в неинвертированном виде а старший разряд снимается с выхода триггера 7, т. е. на выходе устройства формируется обработанное кодовое значение суммы 0Если в момент времени Ф, отрицател ное приращение дО., поступающее на вход 10 сумматора-вычитателя 9, приведет к тому, что новая сумма О станет меньше среднего уровня О , то низкий потенциал старшего разряда сумматора-вычитателя 9 зафиксируется триггером 7 и вклю-чит управляемые инверторы 6 и 8, Вследствие этого в вычитающий счетчик 2 впишется обратный код младших разрядов необработанной суммы, что соответствует абсолютной величине разности11=1 о;-о, .30Далее через ключ 4 импульсы высокой частотысуммируются счетчиком 1 и через делитель 5 вычитаются из кода,. соответствующего величинеДв счетчике 2. В момент сравнения Ь на вычитаю,з35 шем счетчике 2, в соответствии с экспоненциальным,законом обработки, будет код 0 , который инвертируется инвестором 8 и поступает на вькод устройства, а также на вход 11 сумматора-вычита 40 теля 9 (старший разряд снимается с выхода триггера 8)На выходе экспоненциального преобразователя кода в момент времениобразуется код обработанной суммы, соответствующий величине О.31 (фиг. 2).Таким образом, на выходе устройства в каждом такте происходит обработка накопленной суммы, которая стремится к среднему значению 0 по экспоненциальному закону.На фиг. 3 показаны примеры функционирования устройства, КриваяотоЬ- ражает пример работы при поступлении на вход устройства последовательности различных положительных и отрипател ных кодовых приращений. Кривые Ъ и с показывают экспоненциальный характер изменения амплитуды за несколько тактов 87 б в случае подачи единовременных положительного или отрицательного приращения соответственно.Таким образом, предлагаемое устройство обеспечивает формирование экспоненциального спада накапливаемой последовательности различных параллельных кодовых приращений, что делает возможным его использование в устройстве стабилизированной адаптивной дельта- модуляции (комплексном устройстве),Преобразователь кода, содержащий делитель частоты, первый и второй счет . чики импульсов, сравнивающее устройство и ключ, при этом соответствующие выходы счетчиков импульсов соединены с соответствующими входами сравнивающего устройства, выход которогосо динен с входом "Сброс первого счетчика импульсов, выход делителя частоты соединен с соответствующим входом второго счетчика импульсов, вход ключа соединен с входной шиной, о т л и ч а юш и й с я тем, что, с целью расширения функциональных возможностей, в него введены два управляемых инвертора, триггер и сумматор-вычитатель, причем входы первого и второго управляемых инверторов соединены с выходами соответственно сумматора-вычитателя и второго счетчика импульсов, а выходы первого и второго управляемых инверторов соединены с входами соответственно второго, счетчика импульсов и сумматора-вычитателя, при этом управляющие входы указанных инверторов подключены к выходу триггера, входы которого подключены соответственно к шине тактовых импульсов, которая соединена с входами ключа и второго счетчика импульсов, и выходу сумматора-вычитателя, выходы ключа соединены соответственно с входами фСбросф первого счетчика импульсов и входами делителя частоты и первого счетчика импульсов. сИсточники информации,принятые во внимание при экспертизе1. Букреев И.Н, Мансуров Б.М и др,Микроэлектронные схемы цифровых устройств, М., Советское радио, 1975,с. 339-341.2. Авторское свидетельство СССРИи 470073, кл. Н 03 К 13/24,05,05.75 (прототип),е ееФОрос НИИПИ Заказ 5349/74 Тираж 95 Филиап ППП "Патент", г, Ужгород, уп, Проек Подпи 4