Цифровой статистический анализатор случайных интервалов времени

Союз Советск иСоциалистмческккресттублмк ОП ИСАЙИ ЕИЗОБРЕТЕНИЯМ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ и 943745(088,8) Дата опубликования описания 15.07.82 С, П, Панько, Г. М. Алдонин, А. В. Нико(71) Заявител Красноярский политехнический институ авиационный технологический институт СЛУЧАЙНЫХ ИФРОВОЙ СТАТИСТИЧЕСКИИ ИНТЕРВАЛОВ ВРЕМЕ ЛИЗА ышение быс а 15 Изобретение относится к вычислительной технике и может быть использованодля определения закона распределения периода случайной импульсной последовательности и, в частности, дпя определения закона распределения периода пульса(К-Й интервалов) лри медико-биологичес-:ких исследованиях,Известен измеритель интервалов времени, содержащий квантуюший генератор,логическую схему,.счетчик и устройствоуправления, и позволяет измерять длительность интервалов времени И ,Автоматическая статистическая обрботка результатов измерения в том чнпе, определение закона раслредепениятаким прибором невозможно.Наиболее близким техническим решением к изобретению является цифровойстатистический анализатор случайных ин 2 отервапов времени, содержащий два измерительных канала, состоящих иэ счетчи-ка, трех схем И и триггера, счетчик,блок запуска, состоящий из схемы И триг гера и счетчика, блок переключения, содержащий две схемы И и .триггер две схемы ИЛИ, блок схем И, блок задания положения зоны селекции, содержащий счетчик, схему И и триггер 21.Недостаток устройства состоит в низком быстродействии, поскольку в течение одной выборки осуществляется получение результата только для одного инч рвала гистограммы.Бель изобретения - повтев родействия.Эта цель достигаетсяГтем, что в цифровой статистический анализатор случайных интервалов времени, содержащим первый счетчик, первый триггер, первый вход которого является входом "Пуск" анапизатора, выход первого триггера соединен с первым входом первого элемента И, второй вход которого является информационным входом анализатора, второй вход первого триггера соединен с выходом второго счетчика, вход которо го соединен с выходом первого элемен з 94 З 7та И, второй триггер, выход которогоподключен к первому входу второго элемента И, выход которого соединен с входом третьего счетчика, введены делительчас готы, регистр памяти, оперативное запоминающее устройство, сумматор и сдвиговый регистр, вход которого объединенс первым входом сумматора и подключенк выходу оперативного запоминающегоустройства, второй вход сумматора явля оется информационным входом анализатора, выход сумматора подключен к входузаписи оперативного запоминающего устройства, первая и вторая группы разрядных входов которого подключены соответ ственно к разрядным выходам регистра памяти и третьего счетчика, выход переполнения которого соединен с первым входом второго триггера; второй вход которого объединен с первым входом первого и входом второго счетчика и соединен с выходом первого элемента И, выход первого счетчика подключен к входу регистра памяти, второй вход первого счетчика соединен с выходом делителя частоты, вход которого объединен с вторым входом второго элемента И и является входом эталонной частоты анализатора.Сущность работы анализатора состоит в измерении длительности каждого периода в импульсном потоке и подсчете количества появлений периодов одинаковой длительности в интервале существования закона распределения, для чего используется оперативное запоминающее устрой35 ство (ОЗУ), ОЗУ должно обладать возможностью накопления большого количества многоразрядных чисел, каждое из которых соответствует количеству появлений пе 4 л риодов определенной длительности, Этим требованиям отвечают широко выпускаемые промышленностью ОЗУ. Например, существуют ОЗУ, позволяющие накаппи-вать 16 шестнадцатиразрядных слов виспользованием строчно-столбцовой адре сеции, Каждое слово соответствует количеству появлений периодов определенной длительности, Цифровой эквивалент длительности периода определяется в соот.ветствии с выражением й= )/К,где 1"к - 5". длительность периода импульсного потока, О(,о - период генератора импульсов. Если, например, оо = 10 м с, то для Т =05 с, О =50,длинах=051 с, П =51 и т.д, Для адресации используют ся коды, начиная с нулевого: 0000 (адрес нулевой строки), 0001 (адрес первой 1 строки), 0010 (адрес второй строки) и0,5 0000 0,51 0,52 0001 0010 0,53 0011 0,54 0100 0101 Если использовать дпя адресации всеразряды П то в первой строке ОЗУ (адрес 0000) накапливается число, равноеколичеству появлений периодов с длительностью 0,5 с, Во второй строке, адрескоторой 0001, накапливается число,равное количеству появления периодовс длительностью 0,51 с и т,д, Разрешающая способность в этом случае равна0,01. Если испольовать дпя адресацииразряды П со второго справа, то в первой строке с адресом 0000 накаппивается число, равное количеству появленийпериодов с длительностью (5-0, 51) с,Разрешающая способность при этом становится равной 0,02 с, Таким образом,используя дпя адресации различные разряды, можно варьировать разрешающуюспособность,На чертеже приведена схема цифрового статистического анализатора случайных интервалов времени, содержащая элементы И 1 и 2, счетчики 3, 4, 5, триг- .геры 6, 7, регистр 8 памяти, ОЗУ 9,сумматор 10 и сдвиговый регистр 11,а также делитель 12 частоты,Анализатор работает следующим образом.По сигналу ."Пуск триггер 6 открывает элемент И 1, и импульсы исследуемого потока начинают поступать в схему. Длина выборки ограничивается емкостью счетчика 3, так как при его переполнении триггер 6 возвращается в исходное состояние и процесс обработки 45 ат, д. Поэтому для того, чтобы поставить в соответствие длительности периода адрес строки, из каждого в рассмотренном примере необходимо вычесть 50, Это может быть достигнуто начальной установкой счетчика не на нуль, а на число, соответствующее двоичному представлению числа -50, т.е. (и =й):Т, п в двоичном представпении5 9437 информации заканчивается выводом информации в сдвиговый регистр 11.Измерение длительности периода происходит следующим образом. Импульсы эталонной частоты поступают на счетный вход счетчика 5 через делитель 12 частоты непрерывно. В момент поступления импульса от элемента И 1 код числа, записанного в счетчик 5, переносится в регистр 8 памяти, где хранится до 10 следующего обновления, Счетчик 5 после этого устанавливается на число - 50 в рассмотренном примере и начинает снова пересчитывать импульсы эталонной частоты, но уже в следующем периоде иссле З дуемого потока, как указывалось, код числа, установленного в регистре 8 памяти, является адресом строки оперативного запоминающего устройства 9, к содержимому которой необходимо добавить 2 й единицу, Это значит, что произошло событие, количество которых накапливается в строке по айресу снимаемому с регистра 8. памяти. Увеличение чиспа, хранимого в выбираемой строке, на единицу про исходит следующим путем. Очередной импульс исследуемого потока, по которому закончилось формирование в счетчике 5 кода минувшего периода, поступает на вход первого слагаемрго сумматора 10.Счетчик 4 производит поразрядный вызов выбранной строки. Для состояния 0000 счетчика 4 ко второму входу сумматора 10 подключается первая ячейка выбранной строки. Если в этой ячейке записан нуль, то на выходе сумматора 10 появляется единица, которая и записывается в первую ячейку. В случае, если в ячейке уже записана единица, то на выходе сумматора 10 будет нуль, который запишется в эту же ячейку а триггер памяти переноса, входящий в сумматор 10, запомнит единицу. Опя состояния 0001 счетчика 4 ко входу сумматора 10 подключается вторая ячейка выбран 4 ной строки. Импульс исследуемого потока на входе первого слагаемого уже должен кончиться, т,е. в сложении может принимать участие только результат переноса, возникший на предыдущем такте, Подобные операции продолжаются до тех50 пор, пока не переполнится счетчик 4, в результате чего триггер 7 возвратится в исходное состояние и элемент И 2 закроется, В этот момент закончится операция сложения числа, ранее записанного в выбранную строку, с единицей.Включается триггер 7 с тем же импульсом исследуемого потока. Операция сложения числа, хранимого в строке сединицей, должна заканчиваться. до появления на счетчике 5 кода нового периода.Поэтому работа счетчика 4 должна производиться с частотой, максимально допущенной для используемого ОЗУ, а кван-,тование периода исследуемого потока - свыхода делителя 12 частоты,По окончании обработки всей выборки исследуемого потока импульсов начинается этап вывода информации. Счетчики 4 и 5 обеспечивают последовательныйвывод содержимого каждой строки в сдвиговый регистр 11, На индикаторе, входяшем в состав сдвигового регистра, индицируется количество появлений периодов,длительность которых соответствует выводимой строке в цифровом или аналоговом виде.Таким образом включение перечисленных элементов позволяет автоматизировать процесс обработки информации, чтоприводит к сокрашению времени определения закона распределения,Так для известного устройства общеевремя определения закона распределенияравно произведению длительности реализации на количество интервалов гистограммы.,Юля предлагаемого устройстваэтот процесс закончится эа время однойреализации, Таким образом, с ростом количества интервалов гистограммы, т.е.с повышением разрешающей способностиэффективность предлагаемого устройстваувеличивается. Формула изобретения цифровой статистический анализатор случайных интервалов времени, содержащий первый счетчик, цервый триггер, первый вход которого является входом "Пуск" анализатора, выход первого триггера сое- динен с первым входом первого элемента И, второй вход которого является информационным входом анализатора, второй вход первого триггера соединен с выходом второго счетчика, вход которого соединен с выходом первого элемента И, второй триггер, выход которого подключен к первому входу второго элемента И, вьцид которого соединен с входом третьего счетчика, о т л и ч а ю ш и йс я тем что, с цепью повышения быстродействия, он содержит делитель частоты, регистр памяти, оперативное запоминающее устройство, сумматор и сдвиговый регистр, вход которого объединенс первым входом сумматора и подключенк выходу оперативного запоминающегоустройства, второй вход сумматора явпяется информационным входом анапизатора, выход сумматора подкпючен к входузаписи оперативного запоминающего устройства, первая и вторая группы разрядных входов которого подключены соот ветственно к разрядным выходам регистра памяти и третьего счетчика, выход пере.попнения которого соединен с первымвходом второго триггера, второй вход которого соединен с первым входом первого счетчика и входом второго счетчикаи соединен с выходом первого эпемента 3745 8И, выход первого счетчика подключен квходу регистра памяти, второй вход первого счетчика соединен с выходом делителя частоты, вход которого соединен сз вторым входом второго эпемента И и является входом эталонной частоты анализатора,Источники информации,принятые во внимание при экспертизе30 1, Шляндин В, М. Цифровые измеритепьные преобразователи и приборы, М"Высшая школа", 1973, с, 168.2, Авторское свидетельство СССРСоставитедь Э. Сечина актор А, Допинич Техред З.Папий Корректор Г. Огар 3/57 Тираж 731 Подпис ВНИИПИ Государственного комитета С по дедам изобретений и открытий 113035, Москва, Ж, Раушская наб.,ал ППП "Патент", г. Ужгород, ун. Проектна