Устройство для приема дискретной информации

(72 Авторы изобрвтеяя1(отов и ф.Г.Фом 2 Р4 Зая ветел 5) угойство аня и ф узелвой Изобретение относится к электро связи и может использоваться в ап" паратуре сеансной связи для приема сообщений с ограниченным временем передачи по каналу связи.Известно устройство для приеиа дискретной информации, содержащее . узел синхронизации по посылкам, первый выход которого подключен к первому входу блока декодирования че" . реэ регистрирующий узел, а к второ му " через блок синхронизации по циклам, другой вход которого соединен с выходом регистрирующего узла Ц.Недостаток известного устройства заключается в плохом использовании пропускной способности канала связи, что обусловлено больщой долей синхроннзирующей информации в сообщении, Например, для наиболее оптимальной системы синхронизации с переменным щагом с усредняющим устройством беэ блокировок для вхождения в синхронизи требуется около 60 посылок, с. иЬ-цо 1.Цель изобретения " увеличение объюе принимаемой информации, аследовательно, и коэффициента испольф зованю пройускной способности канала связи.Восставленная цель достигаетсятем, что в устройство для приемадискретной инфериации, содержащеесинхронизации по посылкам, пер"ееход которого подключен к первому входу блока декодирования через регистрирующий узел, а к второ. му " через блок синхронизации поциклам, другой вход которого соеди"неи. с выходом регистрирующего узла,введены переключатель, формирователь сигналов записи, элемент эа"держки, адресный регистр, формирова"тель сигналов считывания и последовательно соединенные входной элемент И и блок памяти, выход которого подключен к другому входу регист93073 0 рирующего узла и к первому входупереключателя, второй вход которо"го соединен с выходом входного элемента И, а третий вход соединен свыходом блока декодирования, приэтом выход переключателя подключенк входу узла синхронизации по посылкам, дополнительный выход которого соединен с другим входом входного элемента И и с входами формирователя сигналов записи и элемента задержки, выход которого подключен через адресный регистр к адресному входу блока памяти, а черезФормирователь сигналов считыванияк считывающему входу блока памяти,записывающий вход которого соединен с выходом формирователя сигналов записи. На чертеже дана структурная схема устройства.Устройство содержит узел 1 синхронизации по посылкам, блок 2 декодирования, регистрирующий узел 3,блок 4 синхронизации по циклам, входной элемент И 5, блок 6 памяти, переключатель 7, формирователь 8 сигналов записи, элемент 9 задержки,адресный регистр 10 и формирователь 11 сигналов считывания,Вход устройства 12 через последовательно сбединенные входной элемент И 5 и блок 6 памяти подключенк входу регисцжрующего узла 3 и кпервому .входу переключателя 7. Второй вход йереключвтеля 7 соединен свыходом входного элемента И 5, третий вход с выходом блока 2 декодиро"вания, а выход переключателя 7 под".ключен к входу узласинхронизациияо посылкам, ПервЫй выход узла 1синхронизации по посылкам подключенк первому входу блока 2 декодирования через регистрирующий узел 3, ак второму входу " через блок 4синхронизации по циклам, другой входкоторого соединен с выходом регистрирующего узла 3. Дополнительныйвыход узла 1 синхронизации по посылкам соединвн с другим входом входного элемента И 5, с входом Формирователя 8 сигналов записи и с входомэлемента 9 задержки, выходом подключеннаго через адресный регистр 10к адресному входу блока памяти, ачерез формирователь 11 сигналов считывания - к считывающему входу блока 6 памяти, записывающий вход кото 1 4рого соединен с выходом формирователя 8 сигналов записи.Устройство работает следующим образом.Принимаемое сообщение, из состава которого исключены синхронизирующие импульсы, необходимые для синхронизации по посылкамсерии "точек") поступает на вход устройства 12. На входном элементе Идвоичные посылки сообщения стробируются частотой ГВ, поступающей с узла 1 синхв ьь ронизации по посылкам, гденимальная величина коррекции фазы регистрирующего импульса.Пачки "единиц" и "нулей" в дальнейшем именуемые элементарными симо волами 1, соответствующие единичными нулевым посылкам фазового пуска иинформации с выхода входного элемента И 5 поступают на вход блока 6памяти, в котором каждый элементарный символ запоминается по сигналузаписи, формируемому с частотойформирователем 8 сигналов записи ипо адресу,.выдаваемому адресным регистром 10.Импульсы тактовой частоты постузопают также через элемент 9 задержки в адресный регистр 10, осуществ- ляя смену адреса, а также в Формирователь 11 сигналов считывания, осу"ществляя считывание информации иэ 55 блока 6 памяти по адресу, выдаваемому адресным регистром 10. Со следующим тактом частоты Г происходитзапись очередного элементарного символа в ту ячейку памяти блока 6, из в которой предыдущим тактом частотыГубил считан элементарный символ.Адреса записи и считывания, формируемые адресным регистром 10, периодически пОвторяются, при этом цикл 45 повторения равен объему памяти блока 6, например, если объем блока памяти равен 4800 двоичных разрядов,то элементарный символ будет считаниз блока 6 памяти через 4800 тактов 5 в частоты, Таким образом, блок 6 памяти по существу осуществляет задержку элементарных символов на необходимое время. Элементарные символыс выхода входного элемента И 5 по ступают также через переключатель 7,устанавливаемый в исходное состояние сигналом с блока 2 декодирования, на вход узла 1 синхронизацииупрощает также устройство передачисообщений для аппаратуры сеанснойсвязи, что в некоторой степени компенсирует объем вводимого дополнительного оборудования. формула изобретения Устройство для приема дискретнойинформации, содержащее узел синхронизации по посылкам, первый выходкоторого подключен к первому входублока декодирования через регистрирующий узел, а к второму - черезблок синхронизации по циклам, другой вход которого соединен с выходом регистрирующего узла, о т л и.ч а ю щ е е с я тем, что, с цельюувеличения объема принимаемой информации, введены переключатель,Формирователь сигналов записи, элемент задержки, адресный регистр, формирователь сигналов считывания и по"следовательно соединенные входнойэлемент И и блок памяти, выход которого подключен к другому входу ре":гистрирующего узла и к первому входупереключателя, второй вход которогосоединен с выходом входного элемента И:, а третий вход " соединен с выходом блвкд декодирования при этомвыход переключателя подключен к входу узла синхронизации по посылкам,дополнительный выход которого соединен с другим входом входного элемен"та И и с входами формирователя сиг"налов записи и элемента задержки, вы"ход которого.подключен через адрес"ный регистр к адресному входу блока памяти, а через Формировательсигналов считывания - к считывающему входу блока памяти, записывающийвход которого соединен с выходомФормирователя сигналов записи.Источники информации,принятые во внимание при экспертизе1. Мартынов Е.И, Синхронизацияв системах передачи дискретных сообщений, И., "Связь", 1972, с. 155,.(прототип). 5, 930731 по посылкам. Последний выделяет фронты принимаемых посылок и по ним подстраивает фазу регистрирующих импульсов, поступающих в регистрирующий узел 3 и блок 4 синхронизации 5 по циклам. К моменту поступления сигналов фазового пуска с выхода блока 6 памяти, регистрирующие импульсы будут находиться в зоне устойчивой регистрации посылок. Ре гистрирующий узел 3 в этой зоне принимает рещение о знаке принимаемой посылки. С выхода регистрирующего узла 3 информация поступает на вход блока 4 синхронизации по циклам и вход блока 2 декодирования. Блок 4 синхронизации по цикламвыделяет сигнал Фазового пуска и выдает его в блок 2 декодирования, где осуществляется декодирование и прием инфор мации, При этом блок 2 декодирова" ния выдает сигнал на управляющий вход переключателя 7, в результате чего на вход узла 1 синхронизации по посылкам поступают элементарные 2 символы сообщения, с выхода блока 6 памяти, по которым регистрирующие импульсы удерживаются в зоне устойчивой регистрации посылок до конца приема сообщения. По окончании ЗО приема сообщения блок 2 декодирования снимает управляющий сигнал с входа переключателя 7, и устройство возвращается в исходное состояние.Таким образом, предлагаемое уст", ройство приема не требует передачи специальной синхронизирующей последовательности импульсов серии пточек" 1 для цепей синхронизации по посылкам, так как она осуществляется по посылкам Фазового пуска и информации. Благодаря этому уменьщает" ся длина передаваемого сообщения и увеличивается коэффициент использования пропускной способности канала связи. Этот эффект особенно заметенпри малых длиных передаваемых сообщений, когда длинные серии "точек" и сообщения соизмеримы.Исключение передачи синхронизирующей последовательности нточек"930731Составитель Б.Гальцоеактор А.Кущнир Техред 3. Фанта Корректор И.М каз 3535/86 Тираж 685Подписное ВНИИПЙ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, 1-35, Рауаская наб., д. Мфилиал ППП "Патент", г. Ужгород, ул. Проектная,