Устройство для измерения времени синхронизации

(71) Заявктел 54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ВРЕИЕНИСИНХРОНИЗАЦИИ тносит ожет и оты та ных си с ля дис я к технике польэоватьс товой синхр ем связи, ретных кана Изобретение электросвязи и для проверки ра ниэации дискрет устройств контрл для измереии, содержавых импулього соединена времени иблок регист"рого являетов, а второйы соответтьим выходацх импульсов,фазы,риггер .и эле" стройство имезмерения. сокращение ов и т.д.Известно устройство ния времени синхронизац щее Формирователь такто сов, первый выход котор с первым входом счетчик со входом датчика кода, рации, первым вход кото ся входом синхроимпульс и третий входы соединенсственно со вторым и тре ми формирователя тактов индикатор отстаивания тор опережения фазы, т мент задержки 11).Однако известное у ет длительное время иЦель иэобретениявремени измерения. Посталенная цель достигается тем, что в устройство для измерения времени синхронизации, содержащее формирователь тактовых им" пульсов, первый выход которого сое" динен с первым входом счетчика времени и со входом датчика кода, блок регистрации, первый вход которого является входом синхроимпульсов, а второй и третий входы соединены соответственно со вторцм и третьим выходами формирователя тактовых им" ; пульсов, индикатор отставания фазы, индикатор опережения Фазы, триггер, и элемент задержки, введены комму" татор фазы, блок считывания и блок памяти, при этом выход блока регистрации соединен с первым входом комму татора фаэц, со счетным входом триггера, с первым входом блока считывания и со входом элемента задержки, выход кбторого соединен со вторым входом счетчика времени, выход которого соединен со вторым входом727 3 930блока считывания, выход которого соединен со входом блока памяти, апервый и второй выходы триггера сое-динены соответственно с объединенными вторым входом коммутатора Фазыи входом индикатора отставания Фазыи с объединенными входом индикатораопережения фазы и третьим. входомкоммутатора фазы, четвертый и пятыйвходы и выход которого соединены со.ответственно с четвертым и пятымвыходами и входом формирователя тактовых импульсов.Причем коммутатор фазы выполненв виде дополнительного триггера, выход которого соединен с первыми входами .первого и второго элементов И,вторые входы и выходы которых сое-.динены соответственно с выходамипервого и второго дешифратодов и спервым и .вторым входами элемента ИЛИ,выход которого соединен со вторымвходом дополнительного триггера,первый вход которого, третьи входыпервого и второго элементов И,входыпервого и второго дешифраторов ивыход элемейте ИЛИ являются соответственно первйм, вторым, третьим, четвертым и пятым входами и выходомкоммутатора Фазы.Иа чертеже дана структурная электрическая схема предлагаемого уст"ройства,Устройство для иэиерения временисинхронизации содержит Формирователь 1 тактовых импульсов, элемент 2задержки, блок 3 регистрации, триггер 4, датчик 5 кода, счетчик 6 времени, блок 7 считывания, блок 8 памяти, индикатор 9 отвтавания Фазы,индикатор 10 опережения Фазы, коммутатор 11 Фазы,состоящий из дополни"тельного триггера 12, первого,13и второго 14 элементов И, элементаИЛИ 15 и первого 1 б и второго 17 дешифраторов, кроме того на чертеже.показан измеряемый объект 18.Устройство работает следующим об"разом,Формирователь 1 тактовых импуль"сов формирует тактовые импульсы. Вблоке 3 регистрации формируется импульс в середине синхронного такта,совпадение этого импульса с зонойрегистрируется и оценивается какналичие синхронизма.Коммутатор 11 фазы содержит пер"вый 16 и второй 17 дешифраторы, ко" фторце формируют импульсы, отстающие от границы такта на +0,5 Т- Ь 1 и"0,5- Ь 1,где Т - время вхождения в синхронизм;Ь - погрешность схемы,Элементы И,коммутируемые триггером 4, пропускают поочередно с дешифраторов импульсы на элемент ИЛИ 15,. при этом дополнительный триггер 12разрешает прохождение на элемент ИЛИ1 ф 15 только первого после регистрациисинхронизма импульса с соответствующего дешифратора.Из датчика 5 кода информация,совпадающая с тактовыми импульсамиз Формирователя 1 тактовых импульсов,поступает на информационный вход измеряемого объекта 18 в схеме синхронизации которого начинается подстройка Фазы синхронного такта,2 в При совпадении зоны, сформированнойв блоке 3, импульса середины синхронного такта, сформированного такжев блоке 3 на его выходе Формируется импульс, регистрирующий наличие2 синхронизма. Этот импульс перебрасывает триггер 4 и взводит дополнительный триггер 12, который даетразрешающий потенциап на элементы Икоммутатора 11, однако открыт будетВ один из них в зависимости от состояния триггера 4, Пусть открыт второйэлемент И 14. Тогда ближайший импульс второго дешифратора 17 черезвторой элемент И 14 и элемент ИЛИ15 сбрасывает Формирователь 1 тактовых импульсов смещая при этом Фазу, йервдающего такта на 0,5 Т" Ь) всторону, например, опережений, Одноаремейно Задним фронтом импульса с46выхода элемента ИЛИ 15 сбрасываетсядойолнительный триггер 12, а импульсналичия синхронизма из блока регистрации переносит через блок 7 измереннуа величину. из счетчика 6 времени в блок 8. памяти и через элемент 2 задержки сбросит счетчик бвремени. Восле подтягивания фазы визмеряемом объекте 18 синхронныйтакт в блоке 3 регистрации вновьсовпадает со сформированной зонойи на выходе блока 3 вновь сформируется импульс. Триггер 4 переводитсяв другое состояние, при котором открывается первый элемент И 13 и закрывается второй элемент И 14. Одновременно сбрасывает дополнительный триггер 12, который открываетпервый элемент И 13 по другому входу, Ближайщий импульс отставания9307 1 О 35 50 Формуда изобретения 5открывает первый элемент И 13 по другому входу. Ближайший импульс отставания на 10,5 Т- Д), Формируемый первым дешифратором 16 через первый элемент И 13 и элемент ИЛИ 15 сбрасывает формирователь тактовых импульсов, а задний фронт этого импульса переводит дополнительный триггер 12 в исходное состояние, запрещая прохождение через первый элемент И 13 последующих импульсов первого дешифратора 16. Одновременно импульсом с выхода блока 3 содержимое счетчика 6 времени через блок 7 переносится в блок 8 памяти, и че рез элемент задержки сбрасывается счетчик 6 времени. Теперь информация в датчике 5 кода вновь будет смещена по Фазе на (О, 5 Т" Ь) в сторону отставания и т.д.Следует отметить, что устройство измеряет максимальное значение времени синхронизации ( так как смещение информации осуществляется на максимальную величину " на половину 25 такта) и позволяет быстро проверить йравильность работы схемам синхронизации при подтягивании Фазы как в сто" рону отставания так и в сторону опережения. Это особенно важно при проверке аппаратуры контроля дискретных каналов, в которой для получения большой точности определения математического ожидания местоположения синхронного такта используется ма" лый шаг коррекции, большой коэффициент интеграции реверсивного счетчика, в результате чего время вхождения в синхронизм достаточно велико.40Если время синхронизации в проверяемой аппаратуре очень малое, то для разрежения бцстроменяющихся показаний можно импульс переноса на вход блока 7 подключить через дели 45 тель выборочная проверка) .Таким образом, введение новых блоков значительно сокращает время измерений. 27 6дом счетчика времени и со входом датчика кода, блок регистрации, первый вход которого является входом синхроимпульсов, а второй и третий входы соединены соответственно со вторым и третьим выходами Формирователя тактовых импульсов, индикатор отставания фазы, индикатор опереже" ния фазы, триггер и элемент задержки, о т л и ч а ю щ в е с я тем, что, с целью сокращения времени измерения, введены коммутатор фазы, блок считывания и блок памяти, при этом выход блока регистрации соединен с первым входом коммутатора фазы, со счетным входом триггера, с первым входом блока считывания и со входом элемента задержки, выход которого . соединен со вторым входом счетчика времени, выход которого соединен со вторым входом блока считывания, вц" ход которого соединен са входом блока памяти, а первый и второй выходы триггера соединены соответственно с объединенными вторым входам коммутатора фазц и входом индикатора отста" вания Фазы и с объединенными входом индикатора опережения Фазы и третьим входом коммутатора фазы, четвертый и пятый входы и выход которого соединены соответственно с четвертым и пятым выходами и входом формирователя тактовых импульсов.2. Устройство по и. 1, о т л и - ч а ю щ е е е с я тем, что комму" татар Фазы выполнен в виде дополни" тельного триггера, выход которого соединен с первыми входами первого и второго элементов М, вторые входы и вцходы которых соединены соответственно с выходами:первого и второ" го дешифраторов и с первым и вторым входами элемента ИЛИ, выход которого соединен со вторым входом дополни-: тельного триггера, первый вход которого, третьи входы первого и второго элементов И, .входц первого и второго дешифраторов и выход элемента ИЛИ являются соответственно первым, вторым, третьим, четвертым и пятым входами и выходом коммутатора , фазы.Устройство для измерения времени синхронизации, содержащее формирователь тактовых импульсов, первый выход которого соединен с первым вхоИсточники информации,55принятые во внимание при экспертизе1. Авторское свидетельство СССР374755, кл. Н 04 Ь 11/08, 1970,930727 ставитель Е.Голухред Т. Фанта Т орректор А. Ференц дактор А;К каз 3535/8 илиал ППП "Патент", г. Ужгород, ул. Проектн 6 ТВНИИПИ Гпо де 33035, Иос раж 685сударственам иэобрева, 3-35,ного ко ений иРаушска Подписноеитета СССРткрытийнаб., д.