Устройство для фазовой синхронизации в системах передачи данных

ОП ИСАНИЕ ИЗЬБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. сеид-ву т 495779 (22) Заявлено 14. 08. 80 (2 ) 2976258/18-09 Союз СоветсиикСоциалистическиеРеспублик(5 )М. Кл,с присоединение(и заявки )е Н 047/02 9(ееудвретю 96 ВМ квмктет СССР ае делам яэоеретекий и фткрытий(53) УДК 621. 394. .6627088 .8) Дата опубликования описания 07.05,82(54) устРОйство для фАзоеой синхРОниздции В СИСТЕИАХ ПЕРЕДАЧИ ДАННЫХИзобретение относится к электро", связи и может быть использовано в системах передачи цифровых данных.По основному авт: св. И 495779 известно устройство для фазовой синх 5 ронизации в системах передачи данных, содержащее последовательно соединенные двухполупериодный выпрямитель, компаратор, триггер первый переключатель, интегратор со знакопеременным весом интегрирования, дифференциатор, элемент И, триггер направления фазы, второй переключатель,первый интегратор, накопитель и фаэосдвигающий узел, выход которого подключен к второму входу триггера,а к вто. .рому входу фазосдвигающего узла подключен выход генератора тактовой частоты, а также источник опорного напряжения и узел установки начальной фазы синхронизации,выход кото" рого подключен к второму .входу накопителя, при этом выходы источника опорного напряжения подключены к вторым входам первого и второго переключателей, а выход генератора низкой частоты подключен к второму вхо" ду элемента И и входу блока задержки; выход которого подключен к второму входу дифференциатора, второй вход которого объединен со вторым входомкоммутатора И . Однако известное устройство обладает низкой точностью установки фары синхронизации при перерывах в каналах связи.Цель изобретения - повышение точности установки фазы синхронизации .при перерывах в каналах связи.Для достижения указанной цели в устройство для фазовой синхронизации в системах передачи данных введены последовательно соединенные фиксатор нулевого уровня, второй интегратор и датчик значащего сигнала, выход которого подключен к третьему входу триггера и второму входу триггера926783 3направления фазы, при этом выход двухполупериодного .выпрямителя подключен к входу фиксатора нулевого уровня.На чертеже представлена структур 3 ная электрическая схема устройства.Устройство для фазовой синхронизации в системах передачи данных содержит двухполупериодный выпрямитель 1, компаратор 2, триггер 3, первый пе О реклюцатель 1, интегратор 5 со знакопеременным весом интегрирования, дифференциатор 6, элемент И 7, триггер 8 направления фазы, второй.переключатель 9, первый интегратор 10, накопитель 11, фазосдвигающий узел 12, генератор 13 тактовой частоты, узел 11 начальной установки фазы синхронизации источник 15 опорного напряжения, генератор 16 низкой частоты, блок 17 задержки, фиксатор 18 нулевого уровня, второй интегратор 19, датчик 20 значащего сигнала.Устройство работает следующим образом. тСигнал данных О 5, поступающий на вход двухполупериодного выпрямителя 1, выпрямляется им и поступает на компаратор 2, где сравнивается с пороговцм уровнем, выдаваемым интегратором 5 со знакопеременным весом интегрирования, Компаратор 2 выдает значащий выходной сигнал, если сигнал данных превышает пороговый уровень. Сигнал на выходе компаратора 2 управ 35 ляет триггером 3, который .синхронизирован частотой генератора 13 тактовой частоты, Триггер 2 приводиФ в действие первый переключатель ц, который подключает от источника 15 опорного напряжения напряжение положительной полярности, если триггер 3 находится в состоянии "1", и отрицательной полярности, если Он находится в состоянии "0", на вход интегратора 5 соЮ знакопеременным весом интегрирования, Интегратор 5 со знакопеременным весом интегрирования устроен таким образом что напряжение положительной полярности интегрируется с весом в п"1 раз большим, цем напряжение отри 50 цательной полярности, где и количество уровней сигнала данных. Это обусловлено тем, что сигнал данных прини-. мает значение верхнего уровня в враз меньше, чем в сумме значения всехф остальных, уровней. Вследствие этого напряжение отрицательной полярности по времени будет в ираз больше 4воздействовать на интегратор 5 соэнакопеременным весом интегрирования,чем напряжение положительной полярности.Переменный пороговый уровень,выдаваемый интегратором 5 со знакопеременным весом интегрирования, поступает на компаратор 2 и дифференциатор 6. Увеличение порогового уровняуказывает на уменьшение искажениясигнала данных, в противном случаене увеличение. Дифференциатор 6 выдает сигнал "0" при увеличении порогового уровня от выборки к выборке исигнал "1" - при уменьшении усредняя одновременно эти значения,Выходной сигнал дифференциатора6 через элемент И 7 управляет тригге.ром 8 направления фазы. Второй входэлемента И 7 подключен к выходу генератора 16 низкой частоты, частотакоторого может иметь период порядканескольких секунд, тогда как периодвыборки сигнала данных измеряется вмиллисекундах. Выходной сигнал генератора 16 низкой частоты через блок17 задержки устанавливает в исходноесостояние дифференциатор 6,Триггер 8 направления фазы управляет вторым переключателем 9. Еслитриггер 8 направления фазы находитсяв состоянии "1", то второй переключатель 9 подает на вход первого интегратора 10 положительное напряжение от источника 15 опорного напряжения и в состоянии "0" - отрицательное напряжение. Первый интегратор 10управляет через накопитель 11 фаэосдвигающим узлом 12 таким образом,что вызывает увеличивающийся сдвигфазы выходного сигнала генератора 13тактовой частоты в направлении умень.шения искажения сигнала данных.Узел 14 начальной установки фазысинхронизации используется для запуска системы через накопитель 11 иобеспечивает начальную установку фазы синхронизации, которая определяется на основе предварительного значения системы или на основе специальных сигналов пуска.1 При перерыве в канале связи с выхода двухполупериод.ого выпрямителя 1 на входы компаратора 2 и фиксатора 18 нулевого уровня поступает сигнал с нулевым уровнем. фиксатор 18 нулевого уровня по этому сигналу выдает положительное напряжение на783 5 926второй интегратор 19. Если в течениезаданного времени на второй интегратор 19 поступает положительное напряжение, то с выхода второго интегратора 19 выдается сигнал, который " %включает датчик 20 значащего сигнала. При поступлении на фиксатор 18нулевого уровня сигнала данных прекращается выдача положительного напряжения на второй интегратор 19, кото врый сбрасывается в исходное состояние, и выключается датчик 20 значащего сигнала,Включенный датчик 20 значащегосигнала генерирует периодическую по - 1%следовательность значащего сигнала,которая поступает на третий входтриггера 3 и второй вход триггера 8направления фазы, осуществляя егореверс с приходом каждого импульса, 29Длительность значащего сигналадолжна быть равна или больше периодаследования сигналов тактовой частоты генератора 13 тактовой частоты.Это обеспечивает установку в состояние "1" триггера 3 за время длительностизначащего сигнала, Длительностьпромежутков в последовательности,генерируемой датчиком 20 значащего сиг"нала, должна быть в и"1 раз больше Эедлительности значащего сигнала, чтообеспечивает нахождение триггера 3 всостояние "Он в ираз дольше,чемв состоянии "1".Генерируемая датчиком 20 значаще"го сигнала эа время перерыва в каналесвязи последовательность периодически устанавливает триггер 3 в состояние "1" и реверсирует триггер 8 направления фазыкоторые управляют пе- юреключателями 4 и 9 соответственно.Переключатели 4 и 9 в соответствии ссостоянием триггеров 3 и 8 подключаютк интеграторам 5 и 1 О то положительное, то отрицательное напряжение.С выхода интегратора 5 со знако"переменным весом интегрирования в незначительных пределах будет отклоняться в положительную или отрицательную сторону от значения порогово-Е го уровня, предшествовавшего перерывув канале связи,С выхода первого интегратора 10также выдается аналогичный уровеньнапряжения. Этот уровень управляетчерез накопитель 11 фазосдвигающимузлом 12, что вызывает незначительноеколебание фазы относительно значенияфазы синхронизации, предшествовавшейперерыву в канале связиТаким образом, после окончания перерыва в канале связи пороговый уровень на входе компаратора 2 и фазасинхронизации практически совпадаютс пороговым уровнем и фазой синхронизацией до перерыва. Так как поступаю-,щий после перерыва на вход устройства сигнал данных имеет такие же уровни и фазу, как и до перерыва, посколь.ку генерируется одним и тем же источником, то сбои фазы синхронизации вустройстве из-эа перерывов будут исключены, что обеспечивает высокую точность установки фазы синхронизацииустройства. формула изобретения Устройство для фазовой синхронизации в системах передачи данных по авт. св. 11 495779, о т л и ч а ющ е е с я тем, что, с целью повышения точности установки фазы синхрони. зации при перерывах в каналах связи, введены последовательно соединенные фиксатор нулевого уровня, второй интегратор м датчик значащего сигнала, выход которого подключен к третьему входу триггера и второму входу триггера направления фазы, при этом выход двухполупериодного выпрямителя подключен к входу фиксатора нулевого уровня. Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР11 495779, кл Н 047/02, 1974прототип), 926783Заказ 3000/48 Тираж 685 ПВНИИПИ Государственного комитета СССРпо делам изобретений,и открытий113035, Москва, Ж, Раущская наб., д, 4/е ефилиал ППП "Патент", г. Ужгород, ул. Проектная,одписно Составитель Г. ЛерантовичРедактор Е, Кинив Техред М. Тепер Корректор Г Решетниав а ае е