Устройство цикловой синхронизации

Союз СоветскикСоциалистически кРеспублик ОП,ИСАН И ЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ оп 924893(53) УДК 621,394. ,662 (088.8) дв делам нзабретенкй н открытий(54) УСТРОЙСТВО ЦИКЦОВОЙ. СИНХРОНИЗАЦИИ Изобретение относится к технике связи и предназначено для использования в синхронных системах связи с импульсно-кодовой модуляцией.Известно устройство пикловой синхронизации, содержащее счетчик .тактовой частоты передачи, последовательно соединенные входной и промежуточный регистры сдвига и декодер циклового синхросигнала, а также последовательно соединенные блок выделения тактовой частотът приема, причем второй выход блока выделения тактовой частоты приема соединен со счетным входом счетчика тактовой частоты приема 11 .Однако известное устройство имеет большое время восстановления синхронизма по циклам.11 ель изобретения - сокращение времени восстановления синхронизации по циклам.Для достижения указанной цели в устройство пикловой синхронизапии, содержащее счетчик тактовой частоты передачи, последовательно соединенныевходной регистр сдвига, промежуточныйрегистр сдвига и декодер циклового сыхросигнала, а также последовательно соединенные блок выделения тактовой частоты приема, решатоший блок и счетчиктактовой частоты приема, причем второй.выход блока выделения тактовой частоты приема соединен со счетным входомсчетчика тактовой частоты приема, дополнительно введен формирователь временного интервала ожидания синхросигнала, содержащий последовательно соединенные блок памяти, блок сравнения иэлемент И, причем выход счетчика тактовой частоты передачи подклточен квторому, входу блока сравнении, выходдекодера синхросигнала подюпочен квторому входу элемента И, выход которого соединен с вторым входом решакепего блока. На фиг. 1 прдставлена структурнаясхема устройства пикловой синхрониза4893 4 3 92ции; на фиг. 2 - временные диаграммы,поясняющие его работу,Устройство цикловой синхронизациисодержит блок 1 выделения тактовойчастоты, решающий блок 2, счетчик 3тактовой частоты приема, формирователь 4 временного интервала ожиданиясинхросигнала, содержащий блок 5 памяти, блок 6 сравнения и элемент И 7,счетчик 8 тактовой частоты передачи,входной, регистр 9 сдвига, промежуточный регистр 10 сдвига и декодер 11циклового синхросигнала, а также оперативный запоминающий блок 12, блок 13цифрового преобразования, формирователь14 линейного сигнала, приемная часть15 и передающая часть 16 удаленнойцифровой системы связи (ЦПС). 5 10 15 на решаюций блок 2, Если система передачи находится в состоянии синхрониэма,то сигнал с выхода решающего блока 2на счетчик 3 тактовой частоты приемане поступает и счетчик 3 тактовой частоты приема производит равномерныйсчет числа импульсов, поступивших сблока 1 выделения тактовой частотыприема, работающего от принимаемойимпульсной последовательности,При отсутствии синхронизма в г 1 подряд следующих циклах ( т 1 - коэффициентнакопления в накопителе по выходу изсинхронизма) решающий блок 2 переходит в состояние, когда первый же короикий импульс с выхода элемента И 7(фиг, 2 и) через решающий блок 2 поступает на счетчик 3 тактовой частотыи части ее символов. 40 45 50 55 Устройство работает следующим образом.Принимаемая импульсная последовательность поступает на входной регистр 9 сдвига и с него в параллельном коде через промежуточный регистр 10 сдвига следует на декодер 11 циклового синхросигнала, Каждая комбинация символов, аналогичная синхронизируюшей, вызывает появление на выходе декодера 11 циклового синхросигнала короткого импульса (фиг. 2 о ) длительностью равного периоду тактовой частоты приема, который далее поступает на один из входов элемента И 7, на другой вход которого с выхода блока 6 сравнения подаются импульсы (фиг. 2 о ), определяющие временной, интервал ожидания синхросигнала, Формирование импульсов (фиг,2 о ), определяющих временной интервал ожидания синхросигнала, осуществляется блоком 6 сравнения в течение тех периодов тактовой частоты передачи, пока содержание всех разрядов двоичного кода числа, формируемого счетчиком 8 тактовой частоты передачи на последних выходах и представленных на временных диаграммах (фиг. 29, ъ, Ь ), совпадает с кодовым к-разрядным словом, записан-. ным в блоке 5 памяти и представленном на временных диаграммах (фиг. 28,Ж, 3)Содержание кодового слова блока 5 памяти при этом соответствует числу М, равному отношению длины линии связи к длине волны тактового сигнала. Всякий раэ, когда короткий импульс с выхода декодера 11 циклового синхросигнала (фиг. 2 О ) совпадает с сигналом (фиг,2 о) на выходе элемента И 7 появляется ко,роткий импульс (фиг. 2 с 1), поступающий приема и принудительно устанавливает его в нулевое состояние, после чего равномерный счет импульсов тактовой частоты приема продолжается. Если ложная синхрогруппа сформируется на одних и тех же позициях в цикле приема более чем г раза подряд ( г 1 - коэффициент накопления в накопителе по входу в синхронизм), то следующий короткий импульс (фиг. 2 и ) снова принудительно установит счетчик 3, тактовой частоты приема в нулевое состояние.Таким образом, положительный эффект от использования устройства цикловой синхронизации заключается в сокрашении времени восстановления синхронизма по циклам, за счет введения ограниченногопо отношению к длине цикла интервала ожидания приема синхросигнала, как при использовании всей кодовой группы, так Формула изобретения Устройство цикловой синхронизации, содержащее счетчик тактовой частоты передачи, последовательно соединенные входной регистр сдвига, промежуточный регистр сдвига и декодер циклового синхросигнала, а также последовательно соединенные блок выделения тактовой частоты приема, решающий блок и счетчик тактовой частоты приема, причем второй выход блока выделения тактовой частоты приема соединен со счетным входом счетчика тактовой частоты приема, о т л и ч а ю ш е е с я тем, что, с целью сокращения времени восстановления синхронизации по циклам в него924893 6которого соединен с вторым входом решающего блока. 3дополнительно введен формирователь временного интервала ойидания. синхросигнала, содержащий последовательно соединенные блок памяти, блок сравнения и элемент И, причем выход счетчика так- товой частоты передачи подключен к второму входу блока сравнения, выход декодера циклового синхросигнала подклю чен к второму входу элемента И, выход Источники информации,Принятые во внимание при экспертизе 1. Цифровые системы передачи. Под ред. В. Д, Романова. М., "Связь,1979, с. 101-103 рис. 11.1 (прототип) .924893 Фиг оставитель С, Осмоловскехред М. Надь Редактор Е. Корректор В, Синишсая сное филиал ППП Патент", г, Ужгород, ул. Проектная, 4 Заказ 2840/76 Тираж 6 ВНИИПИ Государст по делам изобре 113035, Москва, Жного комитета СССРений и открытий5, Раушская набд. 4