Цифровой функциональный преобразователь

ОПИСАНИИИЗОВРЕТЕН ИЯк двтосковв свидютюльствю и 922760 Сфез СоветсиинСоциалистичесиинРеспублик(51)М. Кл. 6 06 Г 35/3 с.присоединением заявки М Гбеудррстеенны квинтет ЮФВР ад делам нзабретенн н втнрытнВ(23) Приоритет Опубликовано 23,04,82, Бюллетень М 5 Дата опубликовании описании 23.04,82(54) ЦИФРОВОЙ ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛ не с в Изобретение относится к цифоо-вой вычислительной технике и может найти поименение для аппаратной реализации вычисления функций.По основному авт.св.744595 известен цифровой преобразователь, содержащий блок анализа, первый и второй сумматоры-вычитатели, пер вый и второй регистры и блок управления, причем выход первого регистра соединен с первым входом пер вого сумматора-вычитателя, выходы блока управления соединены с уп" равляющими входами первого и второ" го регистров и тактовыми входами первого и второго сумматоров-вычи" тателей, выходы которых соединены с входами блока анализа, первый выход которого подключен ко входу блока управления, а второй выход соединен с управляющими входами первого и второго сумматоров-вычитателей,выход второго регистра соединен с пер вым входом второго сумматора-вычитателя,вторые входы первого и второго сумматоров-вычитателей соеди ныс информационными входами соответтвенно второго и первого и являютсяходами преобразователя.Преобразователь предназначен длявь 1 числения функции частного суммы. квадратов на сумму двух аргумен-тов Д,10,Недостатком известного преобразователя является то, что он не предназначен для вычисления других функцийЦель изобретения - расширение функциональных возможностей за счет до 1%полнительного вычисления кроме частФного суммы квадратов на сумму двухаргументов, также частного разностиаргументов на их сумму.Поставленная цель достигаетсятем, что в преобразователь введенытретий и,четвертый сумматоры-вычитатели и блок хранения констант, причем вход блока хранения константсоединен с первым выходом блока управ:Он,Хе 2ХФ 3 3 . 9ления, второй выход которого соединес тактовыми входами третьего и четветого сумматоров-вычитателей, первыевходы которых соединены с выходомблока хранения констант, установочный вход которого соединен с входомустановки в единицу преобразователя,выход блока анализа соединен с управляющими входами сумматоров-вычитателей, вторые входы которых соединеныс входом установки в ноль преобразователя.На чертеже приведена блок-схемапреобразователя,Преобразователь содержит сумма-торы-вычитатели 1-4, регистры 5-6,блок 7 хранения констант, блок Цанализа и блок 9 управления.Входами преобразователя являютсяинформационные вхо)ы регистра 5 ( дляаргумента х) и регистра 6 (для аргумента ), установочный вход блокахранения констант (для записиединицы) и вторые входы сумматороввычитателей 3-4 (для установки нуля), Стартовый импульс ,началовычисления ) подается на второй входблока 9 управления,Выходами преобразователя являются выходы сум аторов-вычитателей1-4,Сумматор-вычитатель 1-4 можетбыть выполнен иэ одноразрядного сумматора-вычитателя и накопительногосдвигового регистра. Первый входодноразрядного сумматора являетсяпервым входом сумматора-вычитателя,второй вход которого является информационным входом регистра, выходкоторого является выход сумматора-вычитателя. Выход младшего разрядарегистра соедйнен с другим входомодноразрядного сумматора-вычитателя, выход которого соединен с входомстаршего разряда регистра, Тактовыйвход соединен с входом сдвига регистра, Управляющий вход соединенс входом одноразрядного сумматоравычитателя, сигнал на котором управляет режимом сложения-вычитателя попервому входу, Сумматор-вычитатель зможет быть реализован так же напараллельной комбинационной схеме.Регистр 5 или 6 содержит регистри элементы: И и ИЛИ. Выход (от младшего разряда) регистра соединен через элемент И со своим входом (входстаршего разряда). Выходы блока управления 9 через элемент ИЛИ соедин рэ Щ10 15 26 23 30 нены с входом сдвига регистра. При параллельном выполнении регистр может быть реализован в виде сдвигающей матрицы.Блок 8 анализа может содержать схему сравнения, входы которой являются входами блока 8, Первый и второй выходы схемы сравнения через первый и второй элементы И соединены с входами триггера, Третий выход схемы сравнения ( равенство х=у) соединен через третий элемент И с первым выходом блока 8 анализа. Вторые входы всех элементов И соединены с вторым выходом блока 9 управления.Блок 7 хранения констант вида -О2 " может быть реализован на сдвиговом рециркуляционном регистре, старший разряд которого соединен со схе- мой установки единицы, а на вход сдвига регистра подаются сдвигающие тактовые импульсы (второй выход блока 9 управления), Блок 7 хранения констант может быть реализован в виде одностороннего запоминающего устройства,Работа данного преобразователя основана на одновременном решении системы рекуррентных разностных уравнений в интерационном процессе; 3 И 1 =+ И,-+-(5 1) о3+" 3 3 где п - число разрядов аргумента.Все уравнения решаются одновременно (х в сумматоре-вычитателе 2;у в сумматоре-вычитателе 1; 2в сумматоре-вычитателе 3; О в сумматоре-вычитателе 4, оператор ц определяется в блоке 8 анализа, велйчина х " +" получается в регистре 5, величина у 2 "1 " получается в регистре Ь, величина 2 5 ) формируется в блоке 7 формирования констант), причем каждое из уравнений может922760 вычисляться либо послеровательно, либо параллельно.Вычисления в предлагаемом преобразователе осуществляются следующим образом.5Перед началом работы в регистр 5 и .:умматор-вычитатель 2 устанавливает, ся первый аргумент х , в регистр 6 и в сумматор-выцитатель 1 устанавливается второй аргумент у,При после 10 ,довательном принципе вычисления в блок 7 формирования констант заносится единица (старший разряд регистра блока 7) .На вторые входы сумматоров-вы 15 читателей 3-4 подается сигнал уста" новки нулевого значения, Затем на блок 9 управления подается стартовый импульс. С первого выхода блока 9 управления на регистры 5-6 и блок 7 хранения констант подается тактовый импульс, который сдвигает . значения регистров на оДин двоичный разряд вправо от двоичной запятой. Затем тактовые. импульсы свторого выхода блока 9 управления прод 25 вигают содержания регистров 5-6 и регистры блока 7 на входы соответствующих сумматоров-вычитателей 1-4. В последних производится сложение или вычитание поступающих операндов с предыдущими значениями.Режим сложения-вычитания на следующей итерации определяется по, разности х - у в блоке 8 анализа. В случае положительной разности (х - у т,0) с второго выхода блока анализа выдается сигнал0 (в. ви 3 де уровня напряжения), который определяет сложение в сумматорах 40 вычитателях 1 и 3 и вычитаниев сумматорах-вычитателях 2 и 4. При отрицательной разности в сумматорахвычитателях 2 и 4 выполняется сложение, а всумматорах-вычитателях 145 и 3 выполняется вычитание. Изменение сигнала ц производится после5выполнения каждой итерации в момент появления тактового импульса на первом выходе блока 9 управления.При выполнении и итераций или при равенстве содержания в сумматорах-вычитателях 1 и 2 вычисления заканчиваются и блок управления перестает выдавать тактовые импульсы, Для большинства значений аргументов х и у вычисления заканчиваются на итерации, номер которой 1 значитель-, но меньше значения и1 В сумматорах-вычитателях 1-2 содержится значение функции (х+ у)/ )(х + у),. в сумматоре-вычитателе 3 содержится значение функции (х - у)/ /(х + у), а в сумматоре-вычитателе 4 содержится значение функции (у - х)/ /(х+ у).Максимальное время вычисления одновременно трех указанных функций в предлагаемом преобразователе при использовании последовательных сумматоров-.вычитателей в тактах равно Тп(п+в+1),где а =1 1 оцп" число дополнительных разрядов регистров и сумматоров для компенсации Погреш"ности усечения чисел при сдвиге. Максимальное время вычисления при параллельном вычислении каждой итерации (при использовании параллельных сумматоров-вычитателей) в тактах равно Т (2.Точность, вычисления определяется длиной разрядной сетки преобразователя и соответственно числом итераций. Повышение точности приводит к увеличению аппаратурных затрат и увеличению времени вычисления.По сравнению с известным предлагаемый преобразователь обладает расширенными функциональными, возможностями, поскольку обеспечивает одновременно с вычислением Функции (Р +ю ) / ( х фМ ) также вычисление функций (х - у)/(х+у) и (у " х)/ /х + у), причем время вычисления остается прежним. Расширение функциональных возможностей достигается путем минимальных затрат, путем добавления только двух сумматоров-вычитателей и блока Формирования констант.Предлагаемый преобразователь предназначен для аппаратной реализации вычисления указанных Функций, которые находят широкое применение в измерительной технике (для подсчета коэффициента модуляции, определения относительных погрешностей), в радиолокационной технике (например, при нормировании сигналов условных ошибок, при автосопровождении и т.д,), в специализированных вычислителях для научных расчетов и управления технологическими процессами и физическими объектани.Формула изобретенияЦифровой функциональный преобразователь по авт.св. Ю 744595, о т,Пушненко едак 836 Тираж ВНИИПИ Государственного по делам изобрете 11303, Москва, Ж, Рка 32Подпис комитета СССР ий и открытий ушская наб., д. тилиал ППП "Патент", г, Ужгород,ул. Проектная, 4 7 Э л и ч а ю щ и й с я тем, что, с целью расширения Функциональных возможностей путем дополнительного вычисления разности аргументов на их сумму, в него введены третий и четвертый сумматоры-вычитатели и блок хранения констант, причем вход блока хранения констант соединен с первым выходом блока управления, второй выход которого соединен с тактовыми входами третьего и четвертого сумматоров-вычитателей, первые входы которых соединены с вы 22760 8ходом блока хранения констант, установочный вход которого соединен свходом установки в единицу преобразователя, выход блока анализа соединен с управляющими входами сумматоров-вычитателей, вторые входы ко"торых соединены с входом установкив ноль преобразователя.Источники инФормации, 30 принятые во внимание при экспертизе1. Авторское свидетельство СССРй 74 й 95, кл. О 06 Г 15/31, 16.11.78