Адаптивный регулятор

ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоввтскикСоциапистическииРеспублик(22) Заявлено 26. 08. 80(21) 2976595/18-2 йс присоелииением заявки М(51)М. Кл. С 05 В 13/02 3 ееудерстееиный комитет СССР ао делом изобретений к открытия(53) УДК 62-50.1,088.8) Дата опубликования описания 07.03.82 2) Авторы изобретен В. Гуляев, Н ун и В.П. Хо Лапч льскйй,М Криворо горнору ский о рудового Красногои Ордена Ленина иправления титу ин пр(54) АДАПТИВНЫЙ РЕГУ я1 й Изобретение относится к аналоговым устройствам автоматики и может быть использовано для управленнестационарными объектаминапримегорнообогатительным оборудованиемв условиях дрейфа его статическиххарактеристик, вызванного изменени-качества перерабатываемого сырья,износом,Известен адаптивный регулятор,содержащий пропорционально-интегрально-дифференциальный (ПИД) . реглятор с блоком самонастройки коэфФициента усиления, реализующий линный закон управления с перестраиваемым в зависимости от характериспереходного процесса общим коэффициентом усиления 1 1,Недостатком этого регулятора является то, что в нем имеется толькдва фиксированных уровня коэффициента усиления, что приводит к неэффективной, низкой точности его адатации, вследствие чего системы авт матического управления, построенныена базе этих регуляторов, не удовлетворяют требованиям, предъявленнымк качеству переходного процесса.Наиболее близким к предлагаемому.является регулятор, содержащий формирователь управляющего воздействия,последовательно соединенные элементсравнения, первый блок определениямодуля, первый Фйльтр, первый диф"Ференциатор, второй блок определениямодуля и амплитудный детектор 1 2,Недостаток известного регуляторамалая точность и неудовлетворительноекачество переходного процесса.15Цель изобретения - повышение точности регулятора и улучшение качества Формируемого переходного процесса.Поставленная цель достигается 20тем что регулятор содержитпоследовательно соединенные ограничитель ивторой масштабный блок, последовательно соединенные логический блок и блокформирования сигнала задержки и по3 91146 следовательно соединенные второй дифФеренциатор, третий блок определения модуля, второй фильтр, первый масштабный блок, сумматор, вычислитель, блок формирования коэффициента усиления и блок умножения, выход которого соединен с входом формирователя управляющего воздействия, первый входс вторым входом вычислителя,подключенного третьим входом к выходу ампли-О тудного детектора, второй вход которого соединен с первым входом логического блока, выходом блока формирования сигнала задержки и вторым вхо" дом блока Формирования коэФфициента 1 з усиления, второй вход элемента сравнения соединен со входом второго дифференциатора, выход второго фильтра соединен со вторым входом логического блока, третьим входом под- щ клаченного к выходу первого дифференциатора, выход элемента сравнения соединен со вторым входом блока умножения, выход первого фильтра соединен со входом ограничителя, выход д первого масштабного блока соединен со вторым входом сумматора.На чертеже показана блок-схема помехозащищенного адаптивного регулятора. 30Регулятор содержит элемент 1 сравнения, к первому входу которого подклюцен задатчик 2, к выходу - вход первого блока 3 определения модуля и первый вход блока 4 умножения, а , второй вход через последовательно соединенные второй дифференциатор 5, третий блок 6 определения модуля и второй Фильтр 7 связан с первым вхо 49 дом логического блока 8 и входом первого масштабного блока 9, подключенного своим выходом к первому входу сумматора 10, выход которого соединен с третьим входом вычислителя 11, а второй вход - через второй масштаб-" ный блок 12 связан с выходом ограничителя 13, подключенного своим входом к соединенным между собой выходу первого Фильтра 14, вход. которого подклюцен к выходу первого блока 3 определения модуля, и входу первого дифференциатора 15, связанному своим выходом со вторым входом логицеского блока 8, а через последовательно соединенные второй блок 16 определе" 55 ния модуля и амплитудный детектор 17 со вторым входом вычислителя 11, выход которого подключен ко второму 2 4входу блока 18 формирования коэффициента усиления, с первым входомкоторого связан третий вход логического блока 8 и второй вход амплитудного детектора 17, а через блок 19формирования сигнала задержки - выходлогического блока 8; формирователь20 управляющего воздействия, ко входу которого подключен выход блока 4умножения, второй вход которого соединен с выходом элемента 1 сравнения,а первый вход связан с выходом блока18 формирования коэффициента усиления и первым входом вычислителя 11,Регулятор работает следующимобразом,Текущее .значение выходного сигнала объекта управления х сравниваетсяна элементе 1 сравнения с сигналомзадатчика 2 х В первом блоке 3определения модуля и первом фильтре14 выдейяетсямодуль отфильтрованного сигнала ошибки. / 8 /, представляющий собой разность текущего х изаданного х значений выходного сигнала объекта управления. Первый дифференциатор 15 оценивает производную / с 1 модуля сигнала ошибкиа второй блок 16 определения модулясовместно с амплитудным детектором17 выделяет максимальное значениемодуля производной сигнала ошибки.у,Как правило, сигнал, характеризующий объект управления, наряду синформацией о состоянии объекта содержит помеху. Для оценки параметров сигнала помехи второй дифференциатор 5, третий блок 6 определениямодуля и второй фильтр 7 оценивают модуль усредненного значенияпроизводной выходного сигнала объекта управления. Величинасовторого фильтра 7, умноженная в первом масштабном блоке 9 на постоянный коэффициент 1 с,1, складываетсяв сумматоре 10 с величиной 1 Я 1 - спервого фильтра 14, умноженной напостоянный коэффициент Е во втором масштабном блоке 12.Сумма этих величин, а также значение у поступают в вычислитель 11,который реализует вычисление текущего значения коэффициента передачиадаптивного регулятора д.1 л+/Ев д,т-П,где К 1 - предыдущее значение д5 911116Для повышения надежности регулятора в ограничителе 13 устанавливается диапазон изменения амплитудысигнала ошибки, которая может быть использована для вычисления К5Логический блок 8, представляющийсобой два последовательно соединенных триггера, при достижении производной сигнала ошибки Я нулевогозначения (при условии выхода перед 10этим значением 1 за пределы зонынечувствительности регулятора) запускает блок 19 Формирования сигнала задержки, который через выбранный промежуток времени формирует 15импульс;фпо которому в блоке 18формирования коэффициента усиления осуществляется сравнение записанного предыдущего 8 П и текущего К значе"ний К Этот же сигнал осуществляет ро сброс старого знацения с в амплитудном детекторе 17 и возвращает логический блок 8 в исходное состояние.Если предыдущее значение 1 П не отличается от текущего К-, а это 25 возможно в том случае, если не изменились параметры объекта управления(т.е, отношение / /у), то ранее записанное и хранимое значение сГ сохраняется, присутствует на выходе зО блока 18 Формирования коэффициента усиления и возвращается в вычислитель 11. На это же значение в блоке11 умножения умножается сигнал ошибки с.35Измерение значения модуля сигнала ошибки Я / через определенный промежуток времени после достижения производной Е сигнала ошибки Я нуле вого значения. (при условии выхода . перед этим:значения Я за пределы зоны нечувствительности) означает измерение величины Ичерез некоторое время после достижения сигналом ошибки своего максимального для текущего переходного режима значения, В случае затухающего переходного процесса это позволяет оценить скорость затухания, а следовательно, быстродействие объекта управления.При уменьшении коэффициента передачи объекта уменьшается его быстро, действие, увеличивается отношение - а следовательно, увеличивается 1/Ур 55 коэффициент передачи регулятора о, формируемый в блоке 18 формирования коэффициента усиления. И наоборот, при увеличении коэффициента передачи 2 ьобъекта растет его быстродействиеуменьшается отношение и, следова/ЕУтельно, уменьшается дВ случае расходящегося переходногопроцесса на выходе блока 18 формирования коэффициента усиления устанавливается минимальное значение коэф"фициента передачи регулятора, чтопозволяет повысить степень устойчивости замкнутой системы управления.Для компенсации влияния помехи в .выходном сигнале объекта .управленияна формируемый коэффициент передачирегулятора в вычислитель выражения(1) вводится величина 1 Ь, характе-ризующая уровень сигнала помехи.Припоявлении высокочастотной помехи увеличивается величина у, т.е. знаменатель выражения (1). Однако одновременное увеличение слагаемого Х 1 Дв числителе этого выражения компенсирует влияние помехи на вычислительное значение ОЛогический, блок,8 осуществляетзапуск блока 19 Формирования сигнала задержки после достижения Я оп"ределенного выбранного уровня, т.е.выхода значения Е за пределы зонынечувствительности логического блока8, При значительных величинах амплитуды сигнала помехи, возможны лож"ные срабатывания логического блока8, что приводит к установке неоправданного значения Д т.,е, значениюкоэффициента передачи регулятора,не соответствующего параметрам объекта управления, Для устранениявозможности возникновения подобнойситуации осуществляется коррекциязоны нечувствительности регулятора(логического блока 8) в соответствиис уровнем сигнала помехи, для чеговеличина 6. с выхода второго Фильтра 7 подается на первый вход логического блока 8 (на одно из плеч(триггера, на второе плечо котороговторой вход логического блока 8,поступает величина Я ),С блока 11 умножения произведениед Е поступает на формирователь 20управляющего воздействия, представля.ющий собой стандартный ПИД-регуЛя-тор, который формирует выходной сигнал адаптивного регулятора с учетомпараметров объекта управления.Таким образом, помехозащищенныйадаптивный регулятор парирует влияние изменения параметров объекта уп"7 911462 8 равления на замкнутую систему автома- модуля, второй фильтр, первый масштабтического управления путем подстрой- ный блок, сумматор, вычислитель, блок ки собственного коэффициента переда- формирования коэффициента усиления и чи независимо от параметров сигна- блок умножения, выход которого соела помехи. динен с входом формирователя управляюПрименение, помехозащищенного адап- щего воздействия, первый вход в . с тивного регулятора в существующих вторым входом вычислителя, подклюсистемах автоматического управления ценного третьим входом к выходу амтехнологическим оборудованием обога- плитудного детектора, второй вход котительных фабрик позволяет повысить1 о торого соединен с первым входом лоизвлечение полезного компонента в ,гического блока, выходом блока Форконцентрат на 0,5-0,6. мирования сигнала задержки и вторымвходом блока формирования коэффициента усиления, второй вход элементаФормула изобретения1 ь сравнения соединен с входом второгодифференциатора, выход второгоАдаптивный регулятор, содержащий фильтра соединен с вторым входом лоформирователь управляющего воздей- гического блока, третьим входом ствия, последовательно соединенные подключенного к выходу первого дифэлемент сравнения, первый блок опре- р Ференциатора, выход элемента сравнеделения модуля, первый фильтр, первый ния соединен с вторым входом блока дифференциатор, второй блок опреде- умножения, выход первого фильтра ления модуля и амплитудный детектор, соединен с входом ограничителя, выход о т л и ч а ю щ и й с я тем, что, первого масштабного блока соединен с целью повышения точности регуля ю с вторым входом сумматора. тора, он содержит последовательносоединенные ограничитель и второй Источники информации, масштабный блок, последовательно сое , принятые во внимание при экспертизе диненные логический блок и блок фор. Авторское свидетельство СССР мирования сигнала задержки и после-. о Ю 436328, кл. 6 05 В 13/02, 1974. довательно соединенные второй диф. "Приборы и системы управления". Ференциатор, третий блок определения М., 1974, У 1, с. 5-9 (прототип),ИИПИ Заказ 1123/37 Тираж 9 О 8 ПодписноеевееЕЕЕваа пиал ППП "Патент", г.Ужгород, ул,Проектная,4