Следящий стохастический интегратор

Номер патента: 892442

Авторы: Добрис, Федоров, Яковлев

ZIP архив

Текст

(72) Авторы изобретения Р. Ф. Федоров, В. В. Яковлев и Г. В. Добрнс енинградский ордена Ленина институт орожного транспорта им, акад. В. И. 71) Заявите 4 СТОХАСТИЧЕСКИЙ ИНТЕГРАТОР чи чисел 133.Однако ходиой по тегратора при вмполн ний с помощь ователей, инаприм еременной ень,т вышени авток Цель изобретения -ности за счет уменьше ляции выходной послед Поставленная цель что следящий стохастивательнос те остиг еский нтеграИзобретение относится к вычисли"тельной технике и предназначено дляиспользования в стохастическнх выслительных устройствах.Известны следящие стохастическиеинтеграторы, используемые для выполнения операции экспоненциальногосглаживания 03 и 123Однако случайные последовательности двоичаас символов, генерируемые на выходах этих интеграторов,обладают автокорреляцией, котораяслужит источником ошибок при последующих преобразованиях выходных стохастическнх переменных,Наиболее близким к предлагаемомуизобретению является следящий сто"1хастический интегратор, содержащийблок распределения, реверсивный счетчик, генератор случайаюх чисел и цифровой компаратор блок сравнения),выход которого является выходом интегратора и через блок распределениясоединен с вычитающим входом реверсивного счетчика, суммирующий входкоторого через блок распределенияподключен ко входу интегратора, а выходы соединены с первыми входами цифрового компаратора, второй вход старщего разряда компаратора подключен квыходу источника сигнала "логическийнуль, а вторые входы остальных разрядов - к выходам генератора случайных наличие автокорреляции в выследовательности этого инможет привести к ошибкам енин последующих вычисле"ю стохастических преобрасодержащих элементы памяер при возведении выходной интегратора в целую сте 89244тор, содержащий распределитель, первый вход которого является выходом интегратора, реверсивный счетчик, сум"мирующий и вычитающий выходы которого соединены с выходами распределителя, цифровой компаратор, перваягруппа входов которого соединена с выходами разрядов реверсивного счетчика, а выход является выходом интегратора, генератор случайных чисел, вы- Оходы которого соединены со второйгруппой входов цифрового компаратора,кроме выхода последнего старшего разряда, источник сигнала "логическийнуль , выход которого соединен со входом последнего старшего разряда, второй группы входов цифрового компаратора, дополнительно содержит накапливающий сумматор и элемент ИЛИ, первыйвход которого соединен с выходом последнего старшего. разряда реверсивного счетчика, а выход - со вторым вхоцом распределителя, входы накапливающего сумматора подключены к выходамразрядов реверсивного счетчика, кроме 25выхода последнего старшего разряда, авыход соединен со вторым входом элемента ИЛИ.Включенные в цепь обратной связи интегратора дополнительные элементыизменяют свойства последовательности,поступающей на вычитающий вход реверсивного счетчика, таким образом, чтоэто приводит к рандомиэации выходнойпоследовательности двоичных символов.На Фиг. 1 представлена блок-схемаинтегратора; на фиг. 2 - автокорреля"ционные функции выходных последовательностей предлагаемого иизвестногоинтеграторов, полученные при разряд"40ности реверсивного счетчика в обоихустройствах, равной пяти, и уровневходной вероятности, равной 0,5,Предлагаемый интегратор содержитраспределитель 1, реверсивный счет"чик 2, цифровой компаратор 3, генера 45тор 4 случайных чисел, вход 5 интегратора, выход 6 интегратора, источник 7сигнала "логический нуль", накаплива.ющий сумматор 8 и элемент ИЛИ 9.Суммирующий вход реверсивного счетчика 2 через распределитель подключенко входу 5 интегратора. Выходы реверсивного счетчика 2 соединены с первойгруппой входов цифрового компаратора 3, вход старшего разряда второйгруппы входов которого подключен к выходу источника 7 источника сигнала логический нуль",а остальные входы к выхог 4дам генератора 4 случайных чисел, Выходстаршего разряда реверсивного счетчика 2 соединен с первым входом элемен"та ИЛИ 9, второй вход которого соединен с выходом переполнения накапливающего сумматора 8, входы которого подключены к выходам остальных (младших)разрядов реверсивного счетчика 2Выход цифрового компаратора 3 являетсявыходом б интегратора, а выход элемента ИЛИ 9 через распределитель 1 подключен к вычитающему входу реверсивного счетчика 2,Устройство работает следующим об-,разом.В каждом такте целочисленное содержимое реверсивного счетчика 2 прибавляется к содержимому накапливающегосумматора 8 осуществляющего сложениепо модулю 2 фгде В - его разрядность.При этом вероятность (частота.) появления символа "1" на выходе переполнениясумматора 8 пропорциональна содержимому счетчика 2 с коэффициентом 2 . Если вероятность появления символа "1"во входной последовательности возрастает (уменьшается)то увеличивается( уменьшается) и содержимое счетчика 2.что, в свою очередь, вызывает увеличение (уменьшение) частоты появлениясимвола "1" на выходе переполнениясумматора 8, который соединен черезраспределительс вычитающим входомреверсивного счетчика 2. Поэтому происходит стабилизация содержимого счетчика 2 на некотором уровне, пропорциональном в среднем новому уровню вероятности на входе 5 интегратора, Элемент 9 ИЛИ обеспечивает обходной путьсигналу переполнения сумматора 8 присодержимом счетчика 2, равном 2.Цифровой компаратор 3 и генератор 4 случайных чисел образуют линей" ный преобразователь код-вероятность с коэффициентом передачи 2 . Таким образом, в установившемся режиме уровня вероятностей появления символа "1" на входе 5 и выходе б интегратора совпадают, что характерно для режима слежения.Однако авгокорреляционная функция 1 О выходной последовательности двоичных символов (Фиг. 2) в предлагаемом устройстве по виду совпадает, а по величине примерно вдвое меньше, чем автокорреляциоцная функция 11, характеризующая известный интегратор.Таким образом, уменьшение автокорреляции на выходе предлагаемого интегратора позволяет повысить точность последующих вычислений, если они выполняются с помощью стохастических Э решающих блоков, чувствительных к уровню автокорреляции входной последовательности.Формула изобретения 19Следящий стохастический интегратор, содержащий распределитель, первый вход которого является выходом интегратора, реверсивный счетчик, 5 суммирующий и вычитающий выходы которого соединены с выходами распределителя, цифровой компаратор, первая группа входов которого соединена с выходами разрядов реверсивного счетчи ка, а выход является выходом интегратора, генератор случайных чисел, выходы которого соединены со второй группой входов цифрового компаратора, кроме выхода последнего старшего раз ряда, источник сигнала "логический нуль", выход которого соединен со входом последнего старшего разрядаа, вто"рой группы входов цифрового компаратора, о т л и ч а ю щ и й с я тем, что,с целью повышения точности за счетуменьшения автокорреляции выходной по"следовательности, он содержит накапливающий сумматор и элемент ИЛИ, первый вход которого соединен с выходомпоследнего старшегоразряда реверсивного счетчика, а выход - со вторымвходом распределителя, входы накапливающего сумматора подключены к выходам разрядов реверсивного счетчика,кроме выхода последнего старшего раз"ряда, а выход соединен со вторым вхо"дом элемента ИЛИ,Источники информации,принятые во внимание при экспертизе1. Яковлев В.В., Федоров Р.Ф. Стохастические вычислительные машины.Л., "Машиностроение", 1974, с, 150155.2. Авторское свидетельство СССРУ 572789, кл. 6 06 Г 15/36, 1977.,3. Авторское свидетельство СССРУ 681431, кл. С 06 Г 15/36, 1979

Смотреть

Заявка

2920686, 05.05.1980

ЛЕНИНГРАДСКИЙ ОРДЕНА ЛЕНИНА ИНСТИТУТ ИНЖЕНЕРОВ ЖЕЛЕЗНОДОРОЖНОГО ТРАНСПОРТА ИМ. В. М. ОБРАЗЦОВА

ФЕДОРОВ РЮРИК ФЕДОРОВИЧ, ЯКОВЛЕВ ВАЛЕНТИН ВАСИЛЬЕВИЧ, ДОБРИС ГЕННАДИЙ ВЛАДИМИРОВИЧ

МПК / Метки

МПК: G06F 7/70

Метки: интегратор, следящий, стохастический

Опубликовано: 23.12.1981

Код ссылки

<a href="https://patents.su/4-892442-sledyashhijj-stokhasticheskijj-integrator.html" target="_blank" rel="follow" title="База патентов СССР">Следящий стохастический интегратор</a>

Похожие патенты