Синтезатор частот

ОП ИСАНИ ЕИЗОБРЕТЕНИЯК АВТОРСКОМУ, СВИДЕТЕЛЬСТВУ Сомз СоветскихСоциалистическихРеспублик оп 886251(22) Занвлено 05.02,80 (21) 2881515/18-09с присоединением заявки Мв -(23) П рнорнтет е Опубликовано 30,1 1. 81. Бюллетень Ме 44 по делам изобретеиий и открытий(53) УДК 621,373. . 42 (088. 8) Дата опубликования описания 30,11,61(54) СИНТЕЗАТОР ЧАСТОТ Изобретение относится к радиотехнике и может быть использовано в приемопередающей аппаратуре систем связи, в генераторном оборудовании.Известен синтезатор частот, содержащий последовательно соединенные5опорный генератор, первый формирова-тель импульсов, фазовый детектор, выполненный на основе 1-К-триггера,фильтр нижних частот, управляемый10генератор, второй формирователь импульсов, элемент совпадения, первыйуправляющий триггер, второй управляющий триггер, триггер памяти, атакже делитель частоты с переменнымЗкоэффициентом деления, выход которогосоединен с другим входом фазового детектора и с бдним из управляющихвходов различителя знака частотнойошибки, другой управляющий вход которого соединен с выходом первогоформирователя импульсов 1,11,Однако известный синтезатор час-тот имеет низкую устойчивость. работы. Цель изобретения - повышение устойчивости работы путем расширения полосы захвата.Для достижения указанной цели в синтезаторе частот, содержащем последовательно соединенные опорный генератор, первый формирователь импульсов, фазовый детектор, выполненный на основе-К-триггера, фильтр нижних частот, управляемый генератор, второй формирователь импульсов, элемент совпадения, первый управляющий триггер, второй управляющий триггер, триггер памяти, а также делитель частоты с переменным коэффициентом деления, выход которого соединен с другим входом фазового детектора и с одним из управляющих входов различителя знака частотной ошибки, другой управляющий вход которого соединен с выходом первого формирователя,импульсов, выход первого формирователя импульсов. соединен,с установочным входом триггера памяти, выход которого соединен с установочныи входами фазового детектора и различителязнака частотной ошибки, первый выходфазового детектора подключен к одномуиэ управляющих входов триггера памяти, второй выход фазового детектора соединен с другими управляющимивходами триггера памяти и различителя эдака частотной ошибки, первыйвыход которого подключен к цеписброса первого и второго управляющих,триггеров, другой. выход различителязнака частотной ошибки соединен сдругим входом элемента совпадения,вйход которого подключен ко входуделителя частоты с переменным коэффициентом деления, выход которого .подсоединен к счетному входу триггера памяти и к управляющему входу первого управляющего триггера,. счетныйвход которого соединен с выходомвторого формирователя импульсов, выход первого управляющего триггерасоединен со входом второго управляющего триггера, прямой и инверсныйвыходы которого соединены соответственно с третьим управляющим входомразличителя знака частотной ошибкии с установочным входом делителячастоты с переменным коэффициентомделения,На чертеже представлена структурная электрическая схема предлагаемого синтезатора.Синтезатор частот содержит управляемый генератор 1, опорный генератор 2, первый и второй формюрователи 3 и 4 импульсов соответственно,делитель 5 частоты с переменщюмкоэффициентом деления, который состоит иэ трех счетчиков 6,7 и 8 импульсов, трех переключателей 9 1 О и. 11коэффициента деления частоты и схема12 совпадения, фазовый детектор 13,первый и второй управляющие триггеры14 и 5 соответственно, триггер 16памяти, различитель 7 знака частот- .ной ошибки, Фильтр 18 нижних частоти элемент 19 совпадения.Синтезатор частот работает следующим обоазом.Пусть частота управляемого генератора 1, поделенная делителем 5частоты с переменным коэффициентомделения, меньше частоты опорногогенератора 2, При этом начальнаярасстройка больше полосы захвата,но меньше полосы удержания,В этом случае импульс с частотойопорного генератора 2, предшествую"щий импульсу с выхода схемы 12 сов",падения на выходе делителя 5 частоты с переменным коэффициентом делениячастота следования импульсов , где1 ю,ЙМ- коэФфициент деления, устанавливает на выходе Я фазового детектора0 13 логическую " ". На входе схемы12 совпадения в случае -ХтакОже устанавливается логическая "1".Этот сигни не воздействует на различитель 7 знака частотной ошибки,1% выполненный на Э-К-триггере. Затоимпульсы с опорной частотой с выходапервого формирователя 3 импульсовопрокидывают 1-К-триггер различителя знака частотной ошибки. Сигнал20 с выхода схемы 12 совпадения поступает также на счетный вход. триггера16 памяти, на установочный И вход)вход которого поступает опорная.последовательность импульсов с выхо 2 да первого Формирователя 3 импульсов и перебрасывает, триггер памяти .и положение "1" на % выходе.Одновременно с выхода второго управляющего триггера .15 импульсы30 поступают на управляющий вход разяичителя 17 знака частотной ошибкии подтверждают его первоначальноеположшниюеУнраввяющее напряжение на выходеу фипьтра 8 нижйих частот возрастает,следовательно, частота управляемогогеыератора 1 бь 1 стро увеличивается.Вснедетеке действия первого 14 ивторого 5 управляющих триггеров.40 импульсы е выхода второго управляющего триггера воздействуют на различнтель 17 знака частотной ошибкии счетчики 6,7 и 8 импульсов, дели"тель 5 частоты с переменным коэффициентом деления принудительно сбрасывается с частотой ф 01 При этомконечное состояние делителя 5 частоты пропорциональное частоте ау, афазовый детектор 13 находится в та 50ком положении .что управляющее напряФжение максимальноио вжчине.При равенстве частот -г - : импульсь 1 с выхода делителя 5 частоты.с переменным коэф 4 яциентом деленияи поступают на вход К фазового детектора 13. Бсли на выходе 9 была логическая , то фазовый детектор перебрасывается в положение "О", навход Э поступают импульсы от опорного. генератора 2 и перекидывают Фазовый детектор 3 в положение "11 Р.На вход К различителя 17 знака частотной ошибки также поступают импульсы с выхода делителя 5 частоты с переменным коэффициентом деления, . на входК поступают импульсы с опорной частотой, на вход К - импульсы с выхода Фазового детектора 13,В случаеф"- = 1 Г на выходе Фазо"8вого детектора 13 присутствуют.импульсы со скважностью, изменяющейся в зависимости от коэФФициента деле-, ния Й . На выходе 5 триггера 16 па" мяти в втои реяиие +етвт) появляет" ся логическая "1", этот потенциал йрикладывается к В входу различите- . ля 17 знака частотной ошибки, к Ф входу фазового детектора 13, к В входу первого управляющего триггера . и разрешает обычньй режим работы первого и второго управляющих, триггеров.Когда частота сигнала на выходе делителя 5 .частоты с переменным коэффициентом деления становится больше частоты сигнала на выходе первого формирователя 3 импульсов, после второго импульса, .поступающего с выхода схемы совпадения 12, на выходе триггера 16 памяти появляется логический "О". Этот низкий потенциал, прикладываясь к различителю 17, перекидывает его в состоя ние "О", на выходе 6, т.е. в этом случае счетчики 6,2 и 8 импульсовне работают в режиме счета. При этом конечное состояние делителя 5 частоты с переменным коэффициентом деления соответствует полной емкости. Фазовый детектор 13 в этом случае находится в положении, обратном его положению в режимеСО, а управляющее напряжение минимально по величине.Таким образом, благодаря исполь эованию в качестве Фазового детектора, различителя знака частотной ошибки, триггера памяти, 3 -К-триггеров расширение полосы захвата происходит . без уменьшения вероятности захвата и беэ усложнения устройства. Кроме того, в предлагаемом синтезаторе частот нет необходимости предварительно устанавливать в определенное положение управляющие триггеры, что упрощает функцию управления и повышает надежность вхождения в сивхрониэм при переходе с одной частотына другую. При этом улучшаютсятехнико-экономические показателиканалообразующей аппаратуры системспутниковой связи,формула изобретенияф 4 Синтезатор частот, содержащий последовательно соединенные опорныйгенератор, первый формировательимпульсов, фазовый детектор, выпол ненный на основе 3 -К"триггера, 1 Ф фильтр нижних частот, управляемыйгенератор, второй формировательимпульсов, элемент совпадения, первый управляющий триггер, второйуправляющий триггер триггер памяти, 34 .а также делитель частоты с переменным коэффициентом деления, выходкоторого соединен с другим входомфазового детектора и с одним иэ управляющих входов различителя знака И частотной ошибкй, другой управляющийвход которого. соединен с выходомпервого Формирователя импульсов,о т л и ч а ю щ и й с й тем, что,.с целью повышения устойчивости ра- М боты путем расширения полосы захвата, выход первого Формирователяимпульсов соединен с установочнымвходом триггера памяти, выход которого соединен с установочными входами фазового детектора и раэличителязнака частотной ошибки, первый вы"ход Фазового детектора подключенк одному иэ управляющих входовтриггера памяти, второй выход фазо вого детектора:соединен с другимиуправляющими входами триггера памяти и раэличителя знака частотнойошибки, первый выход которого подключен к цепи сброса первого и вто- ФЭрого управляющих триггеров, другойвыход раэличителя знака частотнойошибки соединен с другим входомэлемента совпадения, выход которогоподключен ко входу делителя частотыс переменным коэффициентом деления, 34выход которого подсоединен к счетному входу. триггера памяти и к управляющему входу первого управляющеготриггера, счетный вход которогосоединен с выходом второго .Формирователя импульсов, выход первого уп-равляющего триггера соединен со входом второго управляющего триггера,прямой и инверсный выходы которого886251 соединены соответственно с третьимуправляюцим входом различителя знака частотной ошибки и с установочным входом делителя частоты с переменным коэффициентом деления,Составитель Е, ГолубРедактор И, Михеева Техред Е.Харитончик Корректор М. Коста Подписи 3 Тираж 991 осударственного ко ам изобретений и о Москва, Ж, Рауш тииая наб., д, 4/5 ал ППП "Патент , г. Ужгор роектная Заказ 10570 ВНИИПИ по д 113035Источники информации,принятые во внимание при экспертизе 1 1. Авторское свидетельство СССР Ф 479215, кл. Ц 03 В 21/02, 1973 5 (прототип),