Аналого-цифровой преобразователь

ОП ИКАНИЕ ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик и 1884122(53) УДК 681.325 (088.8) Опубликовано 23.11,8. Бюллетень43Дата опубликования описания 28.11.81 во депам изобретений и открытий:Московский ордена Трудового Красного Знамени .", гинженерно-физическии институтц щ(54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЪ 1Изобретение относится к вычислитель ной технике.Известен аналого-цифровой преобразователь поразрядного уравновешивания, содержащий блок сравнения, выход которого соединен со входом запоминающего ре: гистра, к п другим входам которого подсоединены п выходов.сдвигового регистра, и выходов запоминающего регистра соединены с и входами параллельного цифроаналогового преобразователя на основе резистивной матрицы К - 2 К, выход которого соединен с одним. из двух входов блока сравнения, к второму входу которого подключен генератор входного сигнала 1.Недостатком является большое количество логических элементов.Известен аналого-цифровой .преобразо. ватель, содержащий блок сравнения, выход которого соединен со входом блока управления, выход блока управления соединен с одним из входов блока коммутации, к другому входу которого подсоединен ге-. нератор эталонных сигналов, два выхода блока коммутации соединены со входами двух блоков хранения разрядов, выходы ко. торыхподсоединены ко входам блока сравиения, генератор входного сигнала подклю.чен к одному иэ блоков хранения зарядов 2,Недостатком устройства является ннэкая точность преобразования.Цель изобретения - повышение точ.,,ности преобразования.Указанная цель достигается тем, что ваналого-цифровой преобразователь, содержащий генератор входного сигнала, блоксравнения, блок управления, блок коммута 1 О ции и генератор эталонного сигнала, введены две линии задержки с п выходами каж.дая, две и разрядные резистивные матрицыс и входами, причем выходы блока коммутации соединены со входами соответствующих линий задержки, и выходов линий за 15 держки соединены с и входами соответствующих п - разрядных резистнвных матрицтак, что первый выход каждой линии задержки соединен со входом младшего раэ.ряда соответствующей и - разрядной реэистивной матрицы, выходы и разрядных2 ф реэистивных матриц соединены со входамиблока сравнения, а к дополнительному входу блока коммутации подсоединей выходгенератора входного сигнала.884122 Формула изобретения 55 3На фиг. 1 приведена структурная электрическая схема устройства; на фиг. 2 - временные диаграммы работы устройства,Устройство содержит генератор 1 эталонных сигналов, генератор 2 входного сиг. нала, линии 3 и 4 задержки, клеммы 5 - 18 линий задержки, выполненных на приборах с зарядовой связью, матрицы 19, и 20, выполненные по схеме К - 2 К, клеммы 21 - 30 резистивных матриц 19 и 20, блок 31 сравнения, имеющий фазовую клемму 32, блок 33 управления, блок 34 коммутации, имеющий клеммы 35 - 39.На фиг. 2 приведены временные диаграммы фазовых импульсов питания Ф и Ф (а, б) напряжения входного сигнала (в), напряжений на первых выходах линий 3 и 4 задержки (г, д), разностного напряжения (е), подаваемого на входы блока 31, и выходного напряжения блока 31 (ж). Полярности напряжений на фиг, 2 приведены для устройства, в котором приборы с зарядовой связью с индуцированным каналом и - типа изготовлены на полупроводниковой подложке р - типа.Аналого. цифровой преобразователь работает следующим образом,На клеммы 6 и 13 линий 3 и 4 подается фазовое напряжение Ф (фиг. 2 а), а на клеммы 7, 14 и 32 линий 3 и 4 и блока 31 - фазовое напряжение Фв (фиг. 2 б). Клеммы 8 - 11 и 15 - 18 линий 3 и 4 подключены к клеммам 21 - 24 и 2 - 30 резистивных матриц 19 и 20 соответственно,Генератор 2 подключается к выходу 37 блока 34; По состоянию логический ноль О на выходе блока 31 блок 33 обеспечивает ввод сигнала Е /2 от генератора 1 через блок 34, где Ев равно максимальному значению входного сигнала 1)щ,мв в линию 3. Если на выходе блока 3 логическая единица 1, то сигнал Е /2 вводится в линию 4. Выборка напряжения входного сигнала 0, от генератора 2 (фиг, 2 в) вводится блоком 34 в линию 3 при 1 = 0 и появляется на клемме 8 (фиг. 2 г). До завершения преобразования данной выборки Б блок 34 коммутации отключает генератор 2 от линии 3. Одновременно с выборкой входного сигнала блок 34, к клемме 35 которого подключен генератор 1, формирует эталонный сигнал Е /2 и вводит его в линию 4. Этот сигнал считывается с клеммы 15 в момент начала преобразования (фиг. 2 д)= О. В это время с остальных клемм 9 - 1 и 16 - 18 линий 3 и 4 считываются нулевые сигналы. На клемме 25 появляется сигнал У, /(3 2), а на клемме 26 - Е, /(2 3 2). Разность сигналов Юмсс = 1 вх /(3.2 з) Еоп/(2 3 2 з) подается на входы блока 31 (фиг. 2 е)= О, Если .1 вх /(3 2),Ев/(2 3 2), что аналогично 1/щ ) Е/2, то на выхоле блока 31 появляется логическая , в случае 1 вх /(32)Еоп (232 З) - логический 0. Сигналы с выхода блока 31 (фиг, 2 х) подаются на вход блока ЗЗ, выхол которого 4подсоединен к клемме 36 блока 34. Для диаграмм, приведенных на фиг. 2 г, д, 1.)вх , Епф(фиг. 2 е, ж), и в интервале времени О - , Т/2на выходе блока 31 вырабатывается логический О, По результатам сравнения 13 ви Ео, /2 в момент времени Т блок 34 вводит через клемму 5 опорный сигнал Е,в/2 влинию 3, а сигналы, бывшие ранее в линиях3 и 4, перемещаются на один разряд. Вмомент времени= Т с клемм 8 и 16 считываются опорные сигналы Е,/2, с клеммы 9 - ./вх, а с остальных клемм 10,1, 15, 7 и 18 - нули, Разность сигналовмежду клеммами 25 и 26 будет равнавхсс = 1.Зр, /(32) + Евп/ (2 32)Еоп/(232)15 В соответствии с. фиг. 2 е этой разностибудет соответствовать уровень логической1 на выходе блока 31. Логическая 1управляет блоком 34 и в момент времени1 = 2 Т опорный сигнал Е,/2 вводится в линию 4, а затем считывается с клеммы 15.2 ОВ момент времени 1 = 2 Т начинается очередной такт сравнения сигналов, которомубудет соответствовать разность сигналовмежду клеммами 25 и 26Урсс =1 вх /(32) + Еэп/(232) -- Еов /(232 ) - Еоп (2 3 2) .Таким образом, в зависимости от значения сигнала на выходе блока 31 очереднойопорный сигнал Е,в/2 добавляется в ту линию 3 и 4, которой соответствует меньшаявеличина сигнала на выходе резистивнойзо матрицы 19 или 20. Для диаграмм фиг. 2выходной код аналогового сигнала будетравен 0101. В конце преобразования наборопорных сигналов, содержащийся в линии4, соответствует выходному коду. Код самого младшего разряда с выхода блока 335 можно ие вводить в линию 4, при этом время преобразования уменьшается на одинтактовый период Т,Предельная точность аналого-цифрового преобразователя определяется коэффициентом эффективности переноса заряда в4 О линиях 3 и 4, выполненных на приборах сзарядовой связью, согласованностью устройств неразрушающего считывания зарядов и сопротивлений резистивных матриц,. динамическим диапазоном линий задержкии чувствительностью блоков схем сравнения.Если в качестве устройств неразрушающего считывания зарядов и блока сравненияиспользовать известные схемы на биполярных транзисторах, то можно добитьсятого, что основное влияние на предельную5 о точность преобразования будет оказыватьнеидеальность коэффициента переноса сигнала в линиях задержки, величина которогоменьше единицы. Аналого-цифровой преобразователь, содержащий генератор входного сигнала, блок6 884122 6 7 иг,сравнения, выход которого соединен со входм блока управления, выход блока управления соединен с первым входом блока коммутации, к второму входу которого подсое. динен выход генератора эталонных сигналов, отличающийся тем, что, с целью повышения точности преобразования, введены две линии задержки с и выходами каждая, две п - разрядные резистивные мат-рицы с и входами, причем выходы блока коммутации соединены со входами соответствующих . линий задержки, и выходов линий задержки соединены с и входами соответствующих и - разрядных резистивных матриц так, что первый выход каждой линнн задержки .соединен со входом младш 1го разряда соответствующей и-разряднойрезистивной матрицы, выходы и-разрядныхрезистивных матриц соединены со входамиблока сравнения, а к дополнительному входу блока коммутации подсоединен выходгенератора входного сигналаИсточники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР167373, кл, Н 03 К 13/02, 1966.2. Патент США4072939,кл. 340 в 3, 1978 (прототип).884122 фф/д г д асс едактор М. Недолужеаказ 0254/84ВНИИПпо3035, Мфилиал ППП Составитель А. Титовко Техред А. Бойкас КорректоТираж 991 Подписно И Государственного комитета СССР делан наобретений н открытий осква, Ж - 35, Раушская наб., д. 4/5 1 атент, г. Ужгород, ул. Проектная,