Аналого-цифровое интегрирующее устройство

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических республик(22) Заявлено 140180 (2 ) с присоединением заявки й 9 - (23) Приоритет. Опубликовано 30.0981. Бю 2869721/18 С 06 С 7 18 суяарстаенкый комитет СССР о дедам изобретений к открмткйата опубликования описания 30,098(54) АНАЛОГО-ЦИФРОВОЕ ИНТЕГРИРУЮЩЕЕ УСТРОЙСТ Изобретение относится к вычислительной технике и может найти применение в устройствах предварительной обработки аналоговой информациив качестве интегратора.Известен аналого-цифровой интергатор, содержащий преобразователь полярности входного сигнала, аналоговый интегратор, входные и выходныеаналоговые вентили, инвертор аналогового сигнала, пороговый элемент,согласующие элементы, счетный триггер, многоразрядный счетчик и цифроаналоговый преобразователь (1).Однако существенный недостатокэтого устройства состоит в том,что оно пригодно для интегрированиятолько однополярных сигналов,Наиболее близким по техническойсущности к предлагаемому являетсяаналого"цифровое интегрирующее устройство, содержащее реверсивный переключатель входного сигнала, аналоговый интегратор, вход которого соединен с выходом реверсивного переключателя, а выход - с первыми входами двух схем сравнения. Схемы сравнения своими выходами соединены совходами логического блока,в составкоторого входят два триггера и схема выделения неравнозначности состояний этих триггеров. Вторые входыэтих схем сравнения сбединены с соответствующими клеммами положительного и отрицательного пороговых уровней потенциала, Первый выход логического блока соединен с тактирующими входами реверсивного переключателя входного сигнала и реверсивногосчетчика, второй выход логическогоблока соединен с логическим входомсчетчика, предназначенным для управления направлением счета (2Однако данное устройство, как и 15 укаэанное выше, обладает недостатком,заключающимся в том, что сигнал,подлежащий интегрированию, прежде,чем поступить на вход аналогового интегратора, претерпевает инверсию и 20 коммутации, что влечет за собойснижение точности устройства.Цель изобретения - повышение точности устройства.Поставленная цель достигается тем,что в аналого-цифровое интегрирующееустройство, содержащее аналоговый ин. тегратор, первый вход которого является сигнальным входом устройства,а выход соединен с первым входом схе" 30:мы сравнения, дешифратор, первый10 нход которого подключен к выходу схемы сравнения, а первый и второй выходы соединены с входами реверсивногосчетчика, выходы которого являютсявыходами устройства, и реверсивныйпереключатель, упранляющий вход которого подключен к первому выходу дешифратора, введен аналоговый ключ,включенный между выходом реверсивного переключателя и вторым входом аналогового интегратора, при этом выходреверсивного переключателя подключенко второму входу схемы сравнения,ааналоговый вход соединен с входомопорного уровня устройства, а вторыевыход и вход дешифратора связаны соответственно с управляющим входоманалогового ключа и входом тактирующих импульсов устройства.На фиг 1 принедена принципиальнаясхема устройства; на фиг.2 - временные диаграммы напряжений в характерных его точках в процессе интегрирования.Предлагаемое устройство (фиг.1)состоит из реверсивного переключателя 1, аналоговый вход которого соединен с входом опорного уровня 2 устройства, аналогового интегратора 3,один вход которого соединен с сигнальным входом устройства 4, другойчерез аналоговый ключ 5 соединен свыходом реверсивного переключателя 1.В состав устройства входят такжесхема 6 сравнения, дешифратор 7 иреверсивный счетчик 8. Один из входовсхемы б сравнения соединен с выходомреверсивного переключателя 1,другой - соединен с выходом аналогового интегратора 3. Один из входовдешифратора 7 соединен с выходом схемы б сравнения, другой - с тактирующим входом устройства 9. Второй выход дешифратора 7 соединен с управляющим входом аналогового ключа 5 исо счетным входом реверсивного счетчика 8. Первый выход дешифратора 7соединен с управляющим входом реверсивного переключателя 1 и реверсирующим входомсчетчика 8. Реверсинныйпереключатель 1 при единичном логическом уровне потенциала на его уп,равляющем входе обеспечивает прямоепредставление входного сигнала навыходе. При нулевом логическом уровне управляющего потенциала он обеспечивает инверсное представлениевходного сигнала на выходе. Аналого"вый ключ 5 замкнут при единичном логическом уровне потенциала на управляющем входе, при нулевом - разомк"нут. Схема б сраннения выдает единичный логический уровень потенциалана своем выходе тогда, когда потенциал в точке В выше потенциала в точке А. Дешифратор 7 в данном, частном, случае представляет собой регистр сдвига, выполненный на 2 -триг"герах, и схему выделения равнозначности состояний этих триггеров. Назначение дешифратора 7 - обеспечитьрежим слежения за неличиной напряжения на выходе интегратора 3 с тем,чтобы, н случае выхода его за преде 5 лы установленных рамок, произвести коррекцию заряда йнтегратора 3 и соответствующую коррекцию содержимого реверсивного счетчика 8, выходы которого соединены с выходом устройства 10.Устройство работает следующим образом.Допустим, в некоторый момент времени (фиг.2) выходной потенциал аналогового интегратора 3 равен нулю,содержимое счетчика - нулевое, состояние входного триггера дешифратора 7 - нулевое, а выходного - единичное. При этом потенциал на выходереверсивного переключателя равен20 +Омасшта на выходе схемы б сравнения - единичный логический уровеньпотенциала,С приходом тактового импульса вмомент времени 1 входной триггер25 дешифратора 7 принимает состояние,которое ему диктует схема сравнения(1), а выходной триггер - состояние, и котором находился до этогомомента входной триггер (О). Потенциал на выходе реверсивного переключателя 1 после момента 1 становится равным +Омбоса на выходесхемы б сравнения устананливаетсянулевой уровень потенциала,С приходом очередного тактовогоимпульса в .момент 1 входной и выходной триггеры регистра переходятн состояния соответственно О и1, Выходной потенциал реверсивного переключателя 1 становится рав"40 ным -Омм, , а на выходе схемы бсравнения устанавливается единичныйлогический уровень потенциала,Описанные переходы схемы их одного состояния в другое чередуютсядо тех пор, пока выходной потенциаланалогового интегратора 3 не выйдетза рамки интервала+Ом , Заметим, что до этого же момента времени триггеры дешифратора 7 будут всегда находится в взаимно противоположных состояниях. При этом на первомвыходе дешифратора 7 будет сохраняться нулевой логический потенциал,аналоговый ключ 5 будет постоянно разомкнут, а состояние интегратора 3 будет всецело определяться входным сиг-.налом устройства на входе 4. Содержимое реверсивного счетчика 8 будетнеизменным.Теперь допустим, что под действи"60 ем входного сигнала состояние интегратора 3 изменилось так, что в некоторый момент времени его выходной потенциал стал выше, чем +масэт .фБлижайший тактовый импульс, выделяю 65 щий этот факт, заносит вторую. подряд868784жения соответСтвуют приращения выход"ного кода. Наличие входа опорногоуровня в этом устройстве позволяетосуществить электрическое управлениепостоянной интегрирования.Таким образом, благодаря аналоговому ключу, введенному в схейу аналого-,цифрового интегратора, и предложенным авязям предлагаемое устройство является более точным в работе, 10 чем известное, поскольку сигнал,подлежащий интегрированию, не претерпевает коммутаций и инверсий навходе устройства, а непосредственнопоступает на вход аналогового интег ратора 3.Формула изобретения2 О Аналого-цифровое интегрирующееустройство, содержащее аналоговыйинтегратор, первый вход которого является информационным входом устройства, а выход соединен с первым входом схемы сравнения, дешифратор,первый вход которого подключен к выходу схемы сравнения, а первый и второй выходы соединены с входами реверсивного счетчика, выходы которогоявляются выходами устройства, и реверсивный переключатель, управляющийвход которого подключен к первому выходу дешифратора, о т л и ч а ю -щ е е с я тем, что, с целью повышения точности. интегрирования, в неговведен аналоговый ключ, включенныймежду вторым входом аналогового интегратора и выходом реверсивного переключателя, соединенным со вторымвходом схемы сравнения, аналоговый,40 вход реверсивного переключателя соединен с входом опорного уровня устройства, а вторые выход и вход дешифратора связаны соответственно суправляющим входом аналогового ключа45и входом тактирующих импульсов устройства,Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССРР 389515, кл. 6 06 6 7/18, 1971.2. Авторское свидетельство СССРР 627587, кл. Н 03 К 13/20, 1976прототип).868784 Фига Составитель С.Беланактор И.Ткач Техред А.Савка Корректор Р.Решетни илиал ППП фПатент, г,ужгород, ул,Проектна з 8331/72 Тираж 748 ВНИИПИ Государственног по делам изобретений 113035, Москва, Ж, Подписноекомитета СССРи открытийаушская наб., д.4