Цифровой коррелятор
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 851412
Автор: Абдулвалиев
Текст
ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИ ИТВЛЬСТВУ Союз Советских Социалистических Республик(51)М. Нл с присоединением заявкм Йо С 06 Г 15/336 Государственный номнтет СССР по делам изобретений н открытнй(72) Автор изобретения М. Т, Абдулвалиев Московский ордена Трудового Красного Знамениинститут нефтехимической и газовой промышленностиим. И.М. Губкина(54) ЦИФРОВОИ КОРРЕЛЯТОР Изобретение относится к цифровым устройствам для обработки данных и предназначено для корреляционного преобразования сигналов различного характера, в том числе и вибросейсмических.Известен цифровой коррелятор последовательного действия, в котором в каждый момент времени вычисляется значение лишь одной ординаты корреляционной функции. Вычисленные значения ординат корреляционной функции последовательно. появляются на выходе коррелятора 1 .Основным недостатком последова тельного коррелятора является низкое быстродействие.Наиболее близким к предлагаемому по своей технической сущности является последовательный коррелятор, 20 .содержащий блок аналого-циФрового преобразователя блока памяти опорного и сейсмического сигналов, блок умножения, интегратор, преобразователь цифровых отсчетов и дешифратор. 25 Два последних блока используются для уменьшения разрядности отсчетов сейсмического сигнала.После заполнения обоих запоминающих устройств (емкость которых ЗО 2определяется числом отсчетов Иопорного сигнала) значения с их выходов поступают на блок умножения,затем частичные произведения поступают на интегратор, с выхода которого результат - одна ордината вычисленной корреляционной функции -отсылается на регистрацию. Циклвычисления одной точки при этомравен интервалу квантования сейсмического сигнала 2,При большой длительности исследуелаюх сигналов (как это имеетместо, например, в вибрационнойсейсморазведке) основным препятствием на пути построения цифровыхпоследовательных корреляторов является относительно низкое быстродействие блоков суммирования и умножейия. Низкое быстродействие традиционных арифметических блоковобъясняется тем, что результатывсех операций, в том числе и промежуточных, представляются в двоичномпозиционном коде, При этом у быстродействующего матричного перемножителя время, затрачиваемое на получение одного частного произведения,складывается из времени, необходимого на получение матрицы однораз5 0 15 20 25 т= н (т т+т +т) Цель изобретенная - увеличение быстродействия коррелятора.Поставленная цель достигается .тем, что в цифровой коррелятор,содержащий аналого-цифровой преобразователь, первый и второй входы которого являются входами коррелятора, а первый и второй выходы подключены соответственно ко входам блоков памяти опорного и исследуемого сигналов, выходы которых соединены со входами соответствующих буферных блоков памяти, введены блок элелентов И, блОк счетчиков положительных значений, блок счетчиков отрицательных значений и блок .накопления, первый и второй выходы буферных блоков памяти подключены соответственно ко входам блока элементов И, первый и второй выходы которого подключены соответственно ко входам блоков счетчиков положительных и отрицательных значений, выходы которых соединены соответветственно с первым .и вторым входами блока накопления.На чертеже представлена блок-схема предлагаемого коррелятора.Устройство содержит аналого-цифровой преобразователь 1, блок 2 памяти опорного сигнала, блок 3 памяти исследуемого сигнала, блок 4 памяти опорного сигнала, буферный блок 5 памяти исследуемого сигнала, блок 6 элементов И, блок 7 счетчиков положительных значений, блок 8 счетчиков отрицательных значений, блок 9 накопления матрично-позиционйого преобразователя (для упрощения блок управления и его связиие показаны).и качестве внутренних форматов оррелятора используются совокупностн одноразрядных чисел, над которымн производятся все внутренние операции. Произведение при этом задается как матрица с числом одноразрядных элементов равным щ , где ЗО 40 45 50 55 60 65 рядных логических произведений, и времени, необходимого на преобразование этой матрицы в двоичный позиционный код (время распространения переносов).У сумматора время, затрачиваемое на получение суммы двух слагаемых, складывается из времени Т , необходимого на получение одноразрядных значений суммы данного разряда и переноса е в следующий разряд, и времени Т , необходимого на преобразование и одноразрядных значений суммы и переноса в двоичный позиционный код.Для вычисления одной ординаты корреляционной функции по традиционной схеме необходимо затратить вре- мя щ - разрядность сомножителей. Накопление частных произведений в матричном виде производится с помощьюматриц двоичных счетчиков, причем каждый счетчик служит для накопления лишь одного элемента матрицы, На один из входов матрицы элементов И подаются значения множимого, на второй - множителя, на третий - тактовый импульс. Выходы матрицы элементов И подключены ко входам счетчиков. В этом случае при подаче одного тактового импульса (за время Том равное периоду максимальной тактовой частоты счетчиков) выполняется сразу парная операция умножение-сложение, результат которой представлен в матричном виде. Каждая ордината корреляционной функции (в матричном виде) вычисляется за время Т, Ф равное й ТомПреобразование матричного результата в позиционный код необходимо произвести лишь один раз в конце цикла вычислений для данной точки, Тогда полное время Тф вычисляется по формуле. ом оу рутооторо.)а также то, чтотп (м 1приходим к выводу, чтот тПри .больших значениях й (как, например, это имеет место в вибрационной сейсморазведке,. где йЖ 4000- 16000)тпрмйтоми тогда можно считать, чтот.-,ф- й т,мПри такой органиэации вычислительного процесса внутреннее быстродействие коррелятора ограничивается, в основном, лишь предельными тактовыми частотами счетчиков и, следовательно, значительно выше быстродействия известных корреляторов.Устройство работает следующим образом.Опорный и исследуемый сигналы поступают со входного блока аналогового преобразователя 1 соответственно в блок 2 памяти опорного сигнала и в блок 3 памяти исследуемого сигнала, Емкость обоих запоминающих устройств определяется количеством отсчетов й опорного сигнала и разрядностью а входных данных. Для согласования по быстродействию между блоками 2 и 3 и блоком 6 матриц элементов И введены буферные блоки памяти 4 и 5 для опорного и исследуемого сигналов. Наиболее целесообразно выполнять блоки 4 и 5 в видегрупп сдвиговых регистров. С выходов блоков 4 и 5 и отсчеты поступают на блок элементов И, которыйформирует произведение. в видематрицы из в одноразрядных чиселэлементов. В завксимости от знака(матрица) поступает либо на блок 7счетчиков положительных значений,либо на блок 8 счетчиков отрицательных значений. Каждый из этихблоков состоит из щ М -разрядныхсчетчиков, где К =. 1 од й. Применение двух групп счетчиков для накопления отдельно положительных и отрицательных произведений вызванотем, что при использовании однойгруппы реверсивных счетчиков резкопадает общее быстродействие коррелятора (так как Т;Реьт То ). Посленакопления в счетчиках й матричныхпроизведений, формирующих одну точку корреляционной функции, значения, хранящиеся в счетчиках, поступают в блок 9 накопления илиматрично-позиционного преобразованияВ блоке 9 происходит преобразованиесуммы матричных произведений в позиционное двоичное число - ординатукорреляционной функции,. Для реализации такого преобразования, необходимопросуммировать значения всех счетчи. ков с учетом знаков и сдвигов друготносительно друга их содержимого,Блок 9 может быть выполнен в различных вариантах,Матрица сумматоров, одновременносуммирующая значения всех счетчиков.Этот вариант дает минимальную величину Терм, но тРебУет большого объема оборудования (а).Один сумматор и система мультиплексоров, в этом случае все сложения в отличие от варианта (а) производятся последовательно. Время Чувеличивается, но объем оборудования мал (б).Если допустимо получение приближенной оценки корреляционной функции за счет отбрасывания младшихразрядов результата (при больших й,когда разрядность результата достаточно велика)то БМПП может бытьреализован на счетчиках.В этом случае исполЬзуется свойство делениячастоты вдвое каждым последующимразрядом счетчика. Начиная с какогото разряда 1, выполняется неравенствотОМ тгде Т - период частоты -го разряд да; а - количество счетчиков в группе одного знака. Тогда можно с помощью тактируемого мультиплексора производитьопрос состояния -ых разрядов всехсчетчиков в группе одного знака исводить их показания в базовые счетчики положительных и отрицательныхзначений. В свою очередь, показа- фния этих двух базовых счетчиков,5 начиная с какого-то разрядаможно свести в один реверсивныйсчетчик, который и содержит приближенную оценку корреляционной функции (в),О Если дополнить в варианте (в)младшиеразрядов матрицей сумма,торов, можно получить точный результат,Конкретный вариант БМПП (или ихкомбинация) выбирается в зависимости15 от требований, предъявляемых ковремеви преобразования Т ц объемупрм.,оборудования и точности вйчислений.Оптимальное соотношение междуего быстродействием и объемом оборудования достигается при большихзначениях й (несколько. тысяч) и малыхзначениях,в (е3-6).Основным преимуществом предлагаемого коррелятора перед известным является более высокое быстродействие. Это обстоятельство позволяетпри точности вычислений и объемеоборудования, сравнимыХ с характеристиками известных корреляторов,существенно повысить производитель 30 ность работ. Например, если известоный коррелятор является двенадцати канальным, то предлагаемый можетбыть сорокавосьмиканальным, т.е. в4 раза более производительным35 Формула изобретенияЦифровой коррелятор, содержащийаналого-цифровой преобразователь,первый и второй входы которого являются входами коррелятора, а первый40 и второй выходы подключены соответственно ко входам блоков памяти опорного и исследуемого сигналов, выходыкоторых соединены со входами соответствующих буферных блоков памяти,45 о т л и ч а ю щ и й с я тем, что,с целью увеличения быстродействия,в него введены блок элементов И,блок счетчиков положительных значений, блок счетчиков отрицательныхзначений и блок накопления, первыйи второй выходы буферных блоковпамяти подключены соответственно ковходам элементов И, первый и второйвыходы которого подключены соответственно ко входам блоком счетчиковположительных и отрицательных значений, выходы которых соединенысоответственно с первым и вторымвходами блока накопления.Источники информациищ принятые во внимание при экспертизе1. Грибанов Ю.И. и др. Автоматические цифровые корреляторы. М.,Подписнкомитета СССРи открытийская наб., д,Заказ 6360/69ВН Тираж 745ИПИ Государственногопо делам изобретений5, Москва, Ж, Раую 4/ иал ППП фПатентф, г, Ужгород, ул. Проект Составитель В. новинскийедактор Н. Безродная Техред Н. КелушакКорректор В. Синицк
СмотретьЗаявка
2859789, 23.10.1979
МОСКОВСКИЙ ОРДЕНА ТРУДОВОГО КРАСНОГОЗНАМЕНИ ИНСТИТУТ НЕФТЕХИМИЧЕСКОЙ ИГАЗОВОЙ ПРОМЫШЛЕННОСТИ ИМ. И. M. ГУБКИНА
АБДУЛВАЛИЕВ МАРАТ ТАЛГАТОВИЧ
МПК / Метки
МПК: G06F 17/15
Метки: коррелятор, цифровой
Опубликовано: 30.07.1981
Код ссылки
<a href="https://patents.su/4-851412-cifrovojj-korrelyator.html" target="_blank" rel="follow" title="База патентов СССР">Цифровой коррелятор</a>
Предыдущий патент: Устройство для определения кратчайшихпутей ha графе
Следующий патент: Устройство для определения функцииплотности распределения случайногопроцесса
Случайный патент: Управляемый делитель частоты