Дискретный анализатор спектра

Ссноз Советских Социапистических РеспубликОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ о 842622 фополнител ек т. сви 51)М. Кл Заявлено 2208,79 (21) 2810950/18 с присоединением заявк С 01 й 23/ осу дарствеииый ко СССР делам изобрет и открытийитет 3) Приорите ий бликовано 30.06 Бюллетень М 24 53) У ДК 621.317. 7 (088 3.)) Заявител 54 СКРЕТНЫЙ АНАЛИВГ.ТОР СПЕКТР 7 о 2 5 Изобретение относится к радиоизмерительной технике и может быть использовано для спектрального анализа в широком диапазо: е частот,Известны анализаторы спектра, со держащие два квадратурных канала, каждый иэ которых состоит из фазово детектора, связанного с гетеродином, аналого-цифрового преобразователя, сумматора, оперативного запоминающего устройства, перемножителя и квадратора 1.Недостатком известных анализаторов спектра является сложность со ранения заданного отношения сигнал/ шум при различной разрешающей способности, что снижает точность анализа.Цель изобретения - повышение точности анализа.Поставленная цель достигается тем, что в устройство, содержащее два фазовых детектора, подключенных по одному иэ входов к шине входных сигналов, а по второму - к когерент ному гетеродину в одном канале непосредственно, а во втором канале через фазосдвигающую на 7 Г/2 цель, выходы фазовых детекторов подключены ко входам И параллельно вклюрадиотехническии институ В.Д.Калмыкова ченных фильтров, каждый из которыхсостоит из двух квадратурных каналов, причем входами каждого фильтра являются первые входы сумматоров каналов, вторые и третьи входыкоторых соединены со входами блоков возведения в.квадрат своегои противоположного каналов Фильтра соответственно, выходы которыхчерез блок суммирования и блок иэвлечения корня квадратного подключенык соответствующему выходу устройства, выход сумматора каждого каналаподключен ко входу первого запоминающего устройства своего канала,состоящего из первого ключа, подключенного к параллельно соединенным первому запоминающему конденсатору, резистору и второму ключу,причем вход и выход первого ключаявляются входом и выходом первогозапоминающего устройства, управляющий вход первого ключа соединен спервым выходом синхронизатора, второвыход которого соединен с управляющим входом второго ключа, дополнительно введены в каждый канал втОрое запоминающее устройство, состоящее из третьего ключа, второго запоминающего конденсатора и четвертогоКЛЮЧат УПРаВЛЯЮЩИЙ ВХОД КОТОРОГОсоединен со вторым выходом синхронизатора, и".,ем введенные конденсатор и кли:, подклтючены г:араллельноВЫХОтУ тРЕтЬЕГО КЛИЧа, ВХОД И ВЫХОДКОТО 5 ОГО ЯВЛЯЕТСЯ ВХОДОМ И ВЫХОДОМ5ВТОРОГО ЗаПОМИНаЮЩЕГО УСТРОйСТнатттПРссн 5 ЯИт;Ей ВХОД ТРРТЬЕГО КЛЮЧа СОЕ,ДИНЕН С ТРРТЬИМ Всь.одом СИНХРОНИзатора, его выход соединен с выходомпарного запоминающего ус.тройства,. ат ОВыход подключен ко входУ блока вознеДЕ:И 5 В КнаДР:тТ СВОЕГС КаНаЛа.На чертеже гредставлена структурная схема анализатора,зн содержлт Дна фсзовых ДетектОсра 1, когерентегый гетеродин 2, фазо -сднигаищую на Тт 2 цепь 3, л параллельно Включенных Фильтров 4, состоящихиз су;.матора 5 т первого запоминающего устройства 6, первого ключа 7,синхронизатора 8, запоминающего конденсатора 9, резистора 10, второгоключа 11, нгорого загоминающегоУстРойства 12 т тРетьего ключа 13 твторого запоминающего конденсатора14, четвертого ключа 15 и блока 16РВОЗВСДЕНИЯ В КнаДРатт а ТаКжЕ бЛОК17 суммирования и блок 18 извлечения корня квадратного.Устройс;тво работает н Двух режИМИХ: В рЕжИМЕ НаКОПЛЕНИЯ СЛсбЫХсигналов на заданных частотах и Врежиме Ф 5 льтраетии сообщения с заДан -Ной ПОЛОСОИВ первом режтле устройство рабОтает следующим образом. Пусть на егоВХОД ПОСТУПаЕГ ВБСОКОЧстСТОТНОЕ КО35лебаниеО(Г)=Аехт;. Ос т тГ)Гдс. М 3 л - НссттЦс,Я тастота . РВВНаЯчастсте когерентного геТЕОднна 2; 40ттЕсттЕ, ттто - модулируищее колебаниеЕ.;".сЯ., - ЧВСТОта МОДУЛИРУЮЩЕГО КОЛЕбат.ся%В - начальная фаза.а выходах Фазовых детекторов 1К,.ПДтатУРНЬХ КаиаЛОВ ВЫДЕЛЯЮТСЯ КО,.с;азия, ксторые поступают на герные входы соответствующих сумелатоРОВИМЕЮтЦИХ ЗЕСОВЫР КОЭФФИЦИЕН"тт.:т,. РавНЫЕ ЕДИНИЦЕУСТЬ ПЕРЕД На.т-;лом работы на первом и Втором запоми.5 сОСЦХ КОНГЕПСс-ТОРаХ 9 И 14 ВСЕХ ФИльтрон начальное напряжение ОИ=.Са ключи 7, ,1, 13 и 15, управляемыесинхронизатором 8 т разомкнуты. Положим ТаКжтс, Что ВЕЛИЧИНЫ СопротнВЛЕ -н.:.: резисторов 10 равны бесконес- н сти ,илн они отсутствуют в первомре;иле )3 сд.Чс,ЛЬНЫЙ ЛО 51 ЕЕт ВрЕтЕНИ : =0первые ключи 7 замыкаются и гОдклю- очаот первые запоминающие конденсатОры 9 к Вьходам суеРлаторон 5 своихКа-:алов На ВРРМЯ ЕЛ т РаВНОЕ ВРЕМЕНИзаряда первых заГоминатщих конденСатсрон 9 ЛО НЕЛИЧтН" ВОДНОГО СЕГ-т," нала от нулевого уровня. В момент времени аЕ первые кличи 7 размыкаются и на всех герных запоминающих кон - денсаторах 9 будут находиться отсчеты входного сигнала, соответственно равные О,=А соУ и О,=Л 51 т Г гдетсЯ.ь;1.9 ; Л - амплитуда.В МОМЕНТ ВРЕМЕНИ Ьс 11 Т 5 т ГДЕ ь;5 - нремя размыкания первого ключа 7 во всех каналах и хранения отсчета на всех первых запоминающих КОНДЕНсаторстХ 9, трРТЬИ КЛЮЧИ 3, угравляемые синхронизатором 8, замкнутся и вторые запоминающие конденсаторы 14 заряжаются до напряжений О и Ол 1 .Через нремя Ь 62, опреде - ляемое времееем заряда вторых запомиттаюцих конденсаторон 14 От нуля ДО О, и ОЛ , третьи кличи 13 размыкаются. Напряжение О поступает на нторые входы сумматоров 5 своих каналов, имеющих весовые коэффициенты р 11 сСОЭ 0, ГдЕ 1:- СЕ - НОМЕР Фильтра, 0: =18,йс 2 К/Ет, й - число Фильтров, на третьи входы сумматоров 5 противоположного канала, имеючих весовые коэффициенты й 1 :З 1 иВ.;и на входы блоков 16 возведения в квадрат своих каналов. СоответстсВЕННО НаПряжЕНИЕ ОЛГтт ПОСтуПаЕт На БтОрые ВхОды суммаОрОВ 5Каиалсв ИМЕИЩИХ ВЕСОВЫЕ КОЭФФиЦиенты т-,сСОВ 6;т на туетьи вхоДы сумматороВ 5 прОТИВОПОЛОжных каналов, имеющих Весовые коэффициенты тс-эЕт 6, и на входы блоков 16 воз - ведения В квадрат своих каналов,В момент нремени .Г.1+лС 1+к 1 +аСй,т где т,я- время размыкания третьих ключей 13, на выходах сумматоров 5 каждого фильтра будет находиться напряжениец ,.= Асоь ттсозб,- Р 61 етэ 1 и 65 +Асоз,ВИ т ЪТ, е 61+ь С) ф+ Авпй,М 1.тй 1+Ьу" 1 )+Ч 5В момент времени Т=2,(й -й+т,ю+йт-,тттт 12 который равен интервалу дискретизации ,согласно теореме Котельникова В.А. Время дис:кретизации Т,= =1/2 Х,а поскольку в нашем случае имеется два канала, тоинтервал дискретизации выбираем равным Т= =-1 /=.-/Хтс,т первые кличи 7 замыкаются и первые загоминающие конденсато( ры 9 перезаряжаются до величин Отлйеи О ,- В момент времени М+Т первые ключи 7 разлыкаются и на ПЕРВЫХ ЗаПОМИЕаЮЩИХ КОНДЕЕСатОРаХ 9 будут находиться отсчеты входного и задержанного на время Т сит налов, величины которыхг О, Ат,ттэт (ст Тсстт АспБ т+д,тА Мг Я,(а,+1+Я+ив(+84)Далее эти отсчеты перезаписываются на нторые запоминающие конденсато 842 б 22формула изобретения ры 14 и процесс повторяется. СООФ- ветственно в каждый момент времени МТ на входах блоков 16 возведения в квадрат находятся напряженияМОмйе 1Х со(м-е%т 4 о(е) в 1е: 5ммы 4 =А Е Р 1 и ю-е) 5 П+Мо 4 (8 1)9 18 ЧоНа выходах блоков 16 возведения в квадрат появляются квадраты напряжений О е; и Об ,;которые О поступают на входы блоков 17 суммирования и находятся на их выходах в течение времени Т на интервале времени МТ в (М+1) Т, Эти напряжения подаются на блоки 18 извлечения корня квадратного. Полученные напряжения принимают максимальное значение в том случае, когда величина О=ЙТ При этом ОАМ.Таким образом,на интервале времени МТ-(М+1) в случае равенства набега фазы входного сигнала Т за период дискретизации входного сигнала Т углу поворота вектора на угол В 1,выделяется на выходе 1-го фильтра максимальное напряжение, пропорциональное амплитуде 25 входного сигнала и время анализа процесса,Время анализа процесса однозначно связано с разрешающей способностью устройства, которая определяется следующим выражением ЬГ=2/МТ. ЗОПоложим время анализа процесса с равно (М+Ц Т. Тогда в этот момент времени синхронизатор 8 открывает по всем фильтрам вторые и четвертые ключи 11 и 15 и первые и вторые запоминающие конденсаторы 9 и 14 разряжаются до нулевого напряжения во всех фильтрах одновременно. После окончания процесса восстановления вторые и четвертые ключи 11 и 15, управляемые синхронизатором 8, размыкаются и работа устройства в первом режиме повторяется.Во втором режиме работа устройства отличается от его работы в первом режиме только тем, что величины 45 сопротивлений резисторов 10 в первых запоминающих устройствах б равны конечной величине. В этом случае за время заряда Я первых запоминающих конденсаторов 9 и за 50 время хранения .ЬЬ напряжений Ощ,е,ипроисходит разряд первых заптомййающих конденсаторов 9 со скоростью, определяемой постоянной времениь., образованной в этом случае КС-цепи. Отсчеты напряжения передаются с запоминающих конденсаторов 9 через третьи ключи 13 на запоминающие конденсаторы 14 с конааипиентом передачи 0 =1-акр ),Полоса пропускания на уровне 0,70740 будет Таким образом, во втором режиме работы, варьируя величиной сопротив- я 5ления К резисторов 10, можно изменять ширину полосы пропускания фильтров устройства, работающих в этом случае после окончания переходного процесса как полосовые фильтры.Предлагаемое устройство позволяет за счет того, что операции умножения проводятся в аналоговой форме, существенно повысить быстродействие и обеспечить постоянную скорость анализа вне зависимости от длины обрабатываемой реализации, что повышает точность анализа.В предлагаемом устройстве операции умножения на э 1 б 7 1( и совх выполняются за счет прохождения сигналов через соответствующие резисторы и скорость перемножения не зависит от величины поступающего сигнала, что позволяет обеспечить постоянство быстродействия и диапазона однозначного спектрального анализа, Кроме того, в устройстве отсутствует ЛЦП, что является дополнительным преимуществом, поскольКу позволяет существенно уменьшить необходимые затраты оборудования. Дискретный анализатор спектра, содержащий два фазовых детектора, подключенных по одному из входов к шине входных сигналов, а по втором, - к когерентному гетеродину в одном канале непосредственно, а во втором канале через фазосдвигающую на Р/2 цепь, выходы фазовых детекторов подключены ко входам О параллельно включенных фильтров, каждый из которых состоит из двух квадратурных каналов, причем входами каждого фильтра являются первые входы сумматоров каналов, вторые и третьи входы которых соединены со входами блоков возведения в квадрат своего.и противоположнОго каналов фильтра соответственно, выходы которых через блок суммирования и блок извлечения корня квадратного подключены к соответствующему выходу устройства, выход суммматора каждого канала подклЮчен ко входу первого запоми 4 ающего устройства своего канала, состоящего иэ первого ключа, подключенного к параллельно соединенным первому запоминающему конденсатору, резистору и второму ключу, причем вход и выход первого ключа являются входом и выходом первого запоминающего устройства, управляющий вход первого ключа соединен с первым выходом синхронизатора, второй выход которого соединен с управляющим входом второго ключа, о т л и ч а ю щ и й с я тем, что, с целью повышения тоЧности анализа, в него дополнительно введены в каждый канал второе запоминающее уст842622 Выход ираж 732 Подписное Заказ 5088/51 ВНИИ иал ППП "Патент", г.ужгород, ул, Проектная, 4 ройство, состоящее из третьего ключа второго запоминающего конденсаТора и четвертого ключа, управляющийвход которого соединен со вторым выходом синхронизатора, причем введенные конденсатор и ключ подключеныпараллельно выходу третьего ключа,вход и выход которого являются входом и выходом второо запоминающего устройства, управляющий вход третьего ключа соединен с третьим выходом синхронизатора, его вход соединен с выходом первого запоминающего устройства, а выход подключен ко входу блока возведения в квадрат своего канала.Источники иИормации, принятыс во внимание при экспертизе1, Авторское свидетельство СССР Р 428389, кл. 8 01 Я 23/16, 1976.