Квадратор

Сфеэ Советск ивСфцианистическииРеспубики ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 4826345(23) Приоритет -Ввудврстеаеьй квювтет СССР юр делам изобретений и еткрытвй(72) Автор изобретения В.Л.Баранов рдена Ленина институт кибе 71) Заявител(5 РАТ е 3Изобретениеотносится ь. автомати ке и вычислительной технике и пред- назначено для возведения в квадрат двоичных чисел или последовательности импульсов.Известен квадратор , содержащийф счетчик-регистр, счетный вход которого через элемент задержки подключен к входной шине, а его выходы поразрядно через ключи подключены ко, та входам накапливающего сумматора, при- чем вход ключей соединен с входной шиной, а вход накапливающего суммато-. ра соединен со счетным входом счетчика-. регистра 1 .13Недостаток такого квадратора заключается в росте аппаратурных затрат пропорционально разрядности счетчика- регистра и накапливающего сумматора, что усложняет его устройство при зна" чительном количестве разрядов.Наиболее близким техническим ре" шением к предлагаемому является ква-. дратор, содержащий сумматор, первый вход которого со динен с выходом первого элемента ИЛИ, а второй вход и выход соответственно - с выходом и входом первого регистра сдвига, первый и второй входы первого элемента ИЛИ соединены соответственно с прямым выходом второго регистра сдвига и со входом первого элемента задержки.Кроме того, устройство содержит два счетчика и блок умножения 2 .Недостатком этого устройства является его относительная сложность.Цель изобретения - упрощение устройства.Поставленная цель достигается тем, что в квадратор, содержащий сумматор, первый вход которого соединен с выходок первого элемента ИЛИ, а второй вход н,выход соответственно - с выходом и входом первого регистра сдвига, первый и второй входы первого элемента ИЛИ соединены соответственно с прямым выходом второго ре8263 20 В исходном состоянии регистры 1 и 2 сдвига очищены, так как х = О и 40 хо 2 = О) а триггер 6 находится в нулевом состоянии, так как на его инверсном входе действует единичный сигнал инверсного выхода регистра 2 сдвига.На вход 10 квадратора подается последовательность импульсовьх, которая представляет собой, например, поток выходных приращений цифрового дифференциального анализатора.Первый входной импульсах 4 поступает через элемент ИЛИ 7 на второй вход последовательно однорядного сум" матора 3, на первый вход которого последовательно, начиная с младших рязрядов, считывается двоичный код начального значения квадратичной функции хо О, В результате суммироваЯ.ния сумматором 3 образуется значение квадратичной функции на первом шаге гистра сдвига и со входом первогоэлемента задержки, вход которого является входом квадратора, второй элемент задержки, введены триггер,. эле.мент И и второй элемент ИЛИ, первыйвход которого подключен к прямомувыходу второго регистра сдвига, инверсный выход которого соединен содноименным входом триггера, инверсный выход которого соединен с пер рвым входом элемента И, выход которого подключен ко входу второго регистра сдвига, а второй вход - к выходувторого элемента ИЛИ, второй входкоторого через второй элемент задержки соединен с прямым выходом триггера,прямой вход которого подключен квыходу первого элемента задержки,На чертеже изображена структурнасхема квадратора,Квадратор содержит два регистра1 и 2 сдвига, сумматора 3, два элемента 4 и 5 задержки,триггер 6, два элемента ИЛИ 7 и 8, элемент И 9 и вход10 устройства. 25Квадратор реализует соотношениех =х+ 2 х - л+ 1, (1)х=р дх.) в=1,2) 3,,а 1 )где Ь х - входные приращения на1-ом шаге вычисления;х х, - значенияаргумента на 1-оми (1 - 1)-ом шагах вы 2 Хчислений соответственно;х , х - значения квадратичной1 1-1функциина 1-оми ,1 - 1)-ом 35шагах вычислений соответРственно,45 фЯ.вычислений х= 1, которое с выходасумматора 3 .записывается в младшийразряд регистра 1 сдвига,Спустя время задержки элементом4, равное длительности действия входного импульса, первый входной импульспоступает на прямой вход триггера 6и устанавливает его в единичное состояние, при котором на его инверсномвыходе устанавливается нулевой сигнал, закрывающий по первому входуэлемент И 9, а на прямом выходе - едидиничный сигнал. Единичный сигнал спрямого выхода триггера 6, спустявремя задержки элементом 5, равноедлительности входного импульса, начи- .нает действовать по второму входуэлемента ИЛА 8 и поддерживает навыходе элемента ИЛИ 8 и втором входе элемента И 9 единичный сигнал.Таким образом, к моменту считывания с выходов регистров 1 и 2 сдвига вторых разрядов начальных двоичных кодов хо= 0 и хо = О соответ 2ственно триггер 6 находится в единичном состоянии, на первом входеэлемента И 9 действует нулевой сигнал, а на его втором входе - единичный сигнал,Поскольку во втором разряде начального двоичного кода х 0 с выхода регистра сдвига 2 считываетсянулевой код, то на его инверсномвыходе появляется импульсный сигнал,который поступает на инверсный входтриггера 6 и возвращает его в нулевое состояние, открывая по первомувходу элемент И 9. Из-за задержки на длительность импульса элементом 5 единичного сигнала прямого выхода триггера 6 его предыдущего состояния, на вторых входах элементов ИЛИ 8 и И 9 действует также единичный сигнал на время длительности импульса. В результате на выходе элемента И 9 сформировывается импульсный сигнал, который записывается во второй разряд регистра 2 сдвига. Следующие разряды с выхода регистра 2 сдвига на его вход переписываются без изменения) так как на втором входе элемента ИЛИ 8 устанавливается нулевой сигнал прямого выхода триггера 6, а элемент И 9 открыт по первому входу единичным сигналом инверсного выхода триггера 6.Ь это время содержимое разрядов регистра 1 сдвига, начиная со второФормула изобретения 5 82634 го, не изменяется, так как с прямого выхода регистра 2 сдвига считываются нулевые сигналы на второй вход элемента ИЛИ 7, на первом входе которого также отсутствуют сигналы ввиду окончания действия входного им. пульса А Х,1 на вход 10.Таким образом, после первого шага вычислений в регистре 1 сдвига сформировывается последовательный двоичный код результата х= 1, а в ре 2гистре 2 сдвига - двоичный код удвоенного значения аргумента 2 х = 2.Второй входной импульс приращения Ах поступает с входа 10 на пер- д вый вход элемента ИЛИ 7, на второй вход которого поступает двоичный код удвоенного значения аргумента на предыдущем шаге вычислений 2 х =2. На выходе элемента ИЛИ 7 сфор- щ мируется двоичный код О 11 (три), который поступает на второй вход сумматора .5.Учитывая, что в первом разряде двоичного кода удвоенного значения аргумента 2 хвсегда содержится нулевой код, поступающий на второй вход элемента ИЛИ 7, а на его первом вхо" де в первом разряде в каждом шаге вычислений действует входной импульс то элемент ИЛИ 7 выполняет функции Формирования двоичного кода 2 х+Двоичный код 2 х + 1 с выхода эле" мента ИЛИ 7 суммируется сумматором 3 с последовательным двоичным кодом х1 , считываемым с выхода регистр.ра 1 сдвига и результат х 1 записывается с выхода сумматора 3 в регистр 1 сдвига.На втором шаге на выходе элемента ИЛИ 7 действует двоичный код 011 (три, который суммируется с двоичным кодом предыдущего значения квадратичной Функции 001 (один), считываемого с выхода регистра 1 сдвига. В результа те суммирования сумматором 3 на втором шаге вычислений сформируется двоичный код 100 (четыре), который записывается в регистр сдвига 1.Одновременно с процессом вычисления квадратичной функции сумматором 3 в регистре 2 сдвига формируется удвоенное значение аргумента 2 х На втором шаге вычислений второй входной импульс, действующий по входу 10 спустя время задержки элементом 4, установит триггер 6 в единичное состояние, при котором на первом 5 6входе элемента И 9 действует нулевой сигнал инверсного выхода триггера 6. Элемент И 9 закрывается и в младшие разряды регистра 2 сдвига записываются нулевые коды до тех пор, пока триггер 6 не вернется в нулевое состояние, в которое его возвращает первый, начиная со второго разряда, нулевой код регистра 2 сдвига.На втором шаге вычислений с выхода регистра 2 сдвига считывается двоичный код 010 (два). Первый, начиная со второго разряда, нулевой код содержится в третьем разряде регистра 2 сдвига, который приводят к Форми" рованию иа его инверсном выходе единичного сигнала, возвращающего триггер 6 в нулевое состояние.Возврат триггера 6 в нулевое состояние приводит к Формированию импульса на выходе элемента И 9, благодаря задержке элементом 5 единичного сигнала прямого выхода триггера б его предыдущего состояния. В результате на втором шаге вычислений в первые два разряда регистра 2 сдвига записывается нулевой код, а в третий разряд - единичный код, что дает двоичный код 100 четыреу.Вычисления на последующих шагах выполняются согласно алгоритму (1 ) аналогичным образом. Технико"экономические преимущества предлагаемого квадратора по сравнению с известным заключаются в упрощении устройства при сохранении высокой точности вычислений. Квадратор, содержащий сумматор, первый вход которого соединен с выходом первого элемента ИЛИ, а второй вход и выход соответственно - с выходом и входом первого регистра сдвига, первый и второй входы первого элемента ИЛИ соединены соответственно с прямым выходом второго регистра сдвига и со входом первого элемента задержки, вход которого является входом квадратора-, второй элемент задержки, о т л и ч а ю щ и й с я тем, что, с целью упрощения, он содержит триггер, элемент И и второй элемент ИЛИ, первый вход которого подключен к прямому выходу второго регистра сдвига, инверсный выход ко7 826345 8торого соединен с,одноименным входом., рого подключен к выходу первого элетриггера, инверсный выход которого ; мента задержки.соедичен с первым входом элемента И,выход которого подключен ко входу Источники информации,второго регистра сдвига, а второй принятые во внимание при экспертизевход - к выходу второго элемента ИЛИ, 1, Авторское свидетельство СССРвторой вход которого через второй В 475619, кл. 6 06 Г 7/38, 1972.элемент задержки соединен с прямым 2. Авторское свидетельство СССРвыходом триггера, прямой вход кото- Мф 615475, кл. С 06 Г 7/38, 1976. Составитель Н.ШелобановаРедактор С,Шевченко Техред А.Бабинец тор Г,Решетник/70 Тираж ВНИИПИ Государств по делам изобр 113035, Москва, Ж745 Пнного комитета СССРтений и открытий35, Раушская наб, д. Заказ 2 дписное илиал ППП Патент , г, Ужгород, ул, Проектная,