Устройство для организацииструктуры вычислительного комплекса

Союз Советскиа Социапнстичесннй Реепубпик(5)М. Кл. е ттрисоедииеиием заявки Йо( С 06 Р 11/20 Государственный комитет СССР по делам изобретений и открытнй(53) УДК б 81. .325(088,8) УСТРОЙСТВО ДЛЯ ОРГАНИЗАЦИИ СТРУКТУРЫ ВЫЧИСЛИТЕЛЬНОГО КОМПЛЕКСА ни- ком- соеи вхотому вает двух ники того возм стру Изобретение относится к автомати ке и вычислительной технике и может быть использовано для повышения надежности резервированных вычислитель ных комплексов.Известно устройство для орга зации структуры вычислительного плекса, содержащее коммутаторы, диненные с выходами предыдущихдами последующих резервных блоков системы, соединенные с управляющими входами соответствующих коммутаторов элементы 1 .Его неДостатки - сложность и недостаточная надежность. Вследствие особенности алгоритма его работы не производится полного перебора всех вари- антов включения резервных блоков в каналы, так как найденные исправные каналы их процесса переключения исключаются. Это приводит к снижению надежности системы в целом и исключает возможность полной диагностической проверки системы.2Наиболее близким к изобретению техническим решением является устройство для организации структуры вычислительного комплекса, содержащее коммутатор, подключенйый одними выходами к выходам устройства, эле;ленты И и ИЛИ, счетчик, соединенный первым и вторым входами соответствен но с первым входом устройства и выходом первого элемента ИЛИ,а выходамис дешифратором, подключенным первым выходом через селектор к одному входу первого элемента ИЛИ. Данное устройство при неисправности одного резервного блока обеспечивает замену поступающей с него информации . на информацию исправного соседнего блока, а с самого неисправного блока снимается питание, кроме того, резервные блоки, не используемые при построении выбранной структуры, также отключаются от шин питания, что обеспечивает режим холодного резервирования 121 .Недостатками данного устройства является сложность схемы и недостаточная надежность, так как в схеме предусмотрено попарное включение резервных элементов, приводящее кчто устройство не.обеспечиработоспособную организациюканального комплекса при возовении в нем отказов, Кромеоно имеет ограниченное числоожных вариантов организацииктуры резервированной системы,так как увеличение числа вариантов организации структуры приводит к значительному. Увеличению аппаратных затрат. Это ограничивает область применения и снижает надежность устройства.Цель изобретения - расширение области применения и повышение надежности устройстваЭта цель достигается тем, что в устройство для организации структуры вычислительного комплекса, содержащее первый коммутатор, подключенный одними выходами к выходам устройства, элементы И и ИЛИ, счетчик, соединенный первым и вторым входами соответственно с первым входом устройства и выходом первого элемента ИЛИ, а выходами - с дешифратором, подключенным первым выходом через селектор к одному входу первого элемента ИЛИ, введены регистр компаратор, подключенный первыми входами к,выходам регистра, и вторые коммутатор и счетчик, соединенный выходами со вторыми входами компаратора и через второй коммутатор с первыми входами первого коммутатора, второй вход которого подключен к одному выходу компаратора, а другие входы второго коммутатора соединены со вторым входом устройства, другими выходами первого коммутатора и вторым выходом дешифратора, подключенным ко второму входу первого элемента ИЛИ, причем третий выход дешифратора через элемент И, соединенный другим входом с третьим входом устройства, подключен к одному входу второго элемейта ИЛИ, другой вход и выход которого соединены соответственно с другим выходом селектора, подключенного другим входом с четвертым входом устройства,и третьему входу компаратора, другой выход которого подключен к третьему входу первого счетчика и первому входу второго счетчика, соединенного вторым входом с первым входом устройства и третьими входами с другими выходами вто- рого коммутатора.На чертеже показана функциональная схема устройства. Устройство содержит счетчик 1 (счетчик структур), коммутаторы 2 и 3 (соответственно - блок управления связями и блок переключения питания устройств вычислительного комплекса), элемент И 4, счетчик 5 (счетчик шагов), дешифратор б, элемент ИЛИ 7, селектор 8 (блок анализа сигнала "Готовность ЦВМ"), компаратор 9, элемент ИЛИ 10, регистр 11 (регистр кода максимальной структуры) и входные шины 12 (цепь сигнала "Готовность ЦВМ"), 13 (цепь сигнала "Регламент" ) 14 (цепь разрешения записи) и 15 .цепь сигнала "Сброс" ). 5 30 5 20 25 30 35 40 45 50 55 40 65 Устройство работает следующимобразом. После начального сброса схемы сигналом по цепи 15 "Сброс" на блок 2 управления связями по цепи 14 разрешения записи поступает сигнал, который обеспечивает занесение в счетчик 1 структур кода, соответствующего первой исправной структуре, работоспособность которой выявлена на предыдущей регламентной проверке и которая зафиксирована в блоке переключателей питания устройств вычислительного комплекса 3. При этом обнуляется счетчик 5 шагов, что Обеспечивает, перевод в возбужденное состояние первого выхода дешифратора б и приводит к выдаче сигнала пуска комплекса в блок 2 управления связями. В соответствии с кодом на счетчике 1 структур достигается подключение питания к устройствам комплекса, используемым при организации данной структуры. Устройство осуществляет выбор работоспособной структуры двухканального вычислительного комплекса, представляющего из себя двойной набор приборов (ОЗУ, ПЗУ и т.д.), связанный между собой двумя магистралями. Перебор и включение структур вычислитель- його комплекса осуществляется путем изменения содержаний счетчика 1 структур и выдачи с него управляющих сигналов через блок 2 управления связями на блок 3 переключателей питания, соответствующих устройств вычислительного комплекса. Каждый разряд счетчика 1 структур обуславливает выбор определенного прибора вычислительного комплекса, при этом нулевое состояние данного разряда соответствует включению в ЦВК прибора первого комплекта, а единичное значение приводит к вводу в структуру комплекса резервного прибора из второго комплекта. Тем самым изменением содержания счетчика структур обеспечивается перестройка конфигурации вычислительного комплекса. Поиск работоспособной структуры начинается при нулевом значении счетчика 1 структур (в регламентном режиме, а в штатном режиме, как уже описывалось выше, с первой исправной структуры) и перебор структур осуществляется путем последовательного увеличения его содержимого на единицу. После включения структуры комплекс начинает выполнять программу самопроверки. Сигнал о пуске комплекса через элемент ИЛИ 10 поступает на счетчик 5 шагов; тем самым к его содержимому прибавляется 1 единица, что влечет,эа собой включение через дешифратор б блока 8 анализа сигнала 1 Готовность ЦВМф, и переводит в возбужденное состояние дру- гой выход дешифратора б, каждый разрн включении очередного блока в соответствии с принятым алгоритмом работы устройства, т.е; счетчик 5шагов, дешифратор б и элемент ИЛИ 10ьыполняют роль схемы управления пред,ложенного устройства. Блок 8 анализсигнала "Готовность ЦВМ" осуществляет анализ результатов самопроверкикомплекса. При нормальной работекомплекса вырабатывается сигнал"Готовность ЦВМ", поступающий в устройство по цепи.12 сигнала "ГотовностьЦВМ", временную селекцию момента прихода которого и выполняет блокс анализа сигнала Готовность ЦВМПри отрицательном результате анализа со второго выхода. блока 8 выдается сигнал на элемент ИЛИ 7, по которому последний выдает сигнал разрешения сравнения на компаратор 9. Компаратор 9 выполняет сравнение кодов,поступающих с регистра 11 кода максимальной последней) структуры итекущей структуры со счетчика 1 отру:ктур. Компаратор 9 при несравнениикодов по сигналу Разрешения сравнения срабатывает счетчик 5 шагов иприбавляет к содержимому счетчика 1структур, чем обеспечивается включение следующей структуры вычислительного комплекса и выполнения комплекса программы самопроверки. Присравнении кодов компаратор 9 выдает .сигнал о снятии питания с устройствкомплекса в блок 3 переключателей питания устройств комплекса,.означающий что в данном вычислительном комплексе не осталось ни одной работоспособной структуры (в регламентномрежиме снятие питания говорит обокончании регламентной проверки),При нормальной работе включеннойструктуры блок 8 анализа "Готовность,ЦВМ" через элемент ИЛИ 10 увеличивает содержание счетчика 5 шагов наединицу, что переводит в возбужденное состояние третий выход дешифратора б и при наличии в цепи 13 сигнала "Регламент" через элементы И 4.и ИЛИ 7 выдачу сигнала разрешениясравнения на компаратор 9. Это иобеспечивает реализацию режима регламентной проверки вычислительногокомплекса, так как производится пос-,ледовательное включение вычислительного комплекса при всех возможныхспособах организации его структурыи независимо от результатов анализа работоспособности каждой отдельной структуры. При отсутствии сигнала Регламент" в цепи 13 блок 8анализа "Готовность ЦВМ" продолжаетвести контроль работоспособности вЫбранной структуры путем временнойселекции сигнала "Готовность ЦВМ"в каждом машинном цикле. Снятие готовности при этом проводит перестройтку вычислительного комплекса в целях поиска работоспособной структурыпо описанной выше методике,Таким образом, техническая эффективность, полученная в результатереализации предложенного устройства,заключается в. том, что осуществляет 5 ся выбор работоспособной структуры.в вычислительном комплексе, содержащем двойной набор устройств, связьмежду которыми осуществляется по двуммагистралям и позволяет организоватьф два способа организации данного вычислительного комплекса,Кроме этого, предложенное устройство осуществляет контроль сформированных стРУктУР ЦВМ. Этим достигает- .ся повышение надежности комплекса в целом путем увеличения числа возможных способов организации вычислительного комплекса беэ значительного увеличения оборудования и обеспечива- О ется оперативная перестройка комплекса на работоспособную структуру при возникновении в нем отказов, тем самым расширяется область применения и повышается надежность устройства.2Формула изобретенияУстройство для организации струк- ЗО туры вычислительного комплекса, содержащее первый коммутатор, подключенный одними выходами к выходамустройства, элементы И и ИЛИ, счетчик, соединенный первым и вторым 35 входами соответственно с пеРвым входом устройства и выходом первогоэлемента ИЛИ,а выходами - с дешнфратором, подключенным первым выходомчерез селектор к одному входу первого элемента ИЛИ, о т л и ч а ющ е е с я тем, что, с целью расширения области применения и повышения надежности устройства, оно содер.жит регистр, компаратор, подключенный первыми входами к выходам ре гистра, и вторые коммутатор и счетчик, соединенный выходами со вторыми входами компаратора и через второй коммутатор с первыми входамипервого коммутатора, второй вход Я которого подключен к одному выходукомпаратора, а другие входы второго коммутатора соединены со вторымвходом устройства, другими выходамипервого коммутатора и вторым выходом 5 дешифратора, подключенным ко второму входу первого элемента ИЛИ, причемтретий выход дешифратора через элемент И, соединенный другим входомс третьим входом устройства, подключен к одному входу второго элементаИЛИ, другой вход и выход которогосоединены соответственно с другимвыходом селектора, подключенного другим входом с четвертым входом уст-.ройства, и третьему входу компаратг805320 Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 553619, кл. 6 06 Р 11/00, 1979.2. Авторское свидетельство СССРР 357694, кл. 0 06 Г 11/00, 1973(прототип). Составитель С. ХлебниковРедактор С. Льпкова Техред М.Голинка Ко екто Г. Назаров 0904/72 Тираж 756 ВНИИПИ Государственного ком по делам изобретений и о 113035, Москва, Ж, РаушЗа ите кры кая илиал ППП Патент",Проектная,жгород ра, другой выход которого подключенк третьему входу первого счетчика ипервому входу второго счетчика,соединенного вторым входом с первымвходом устройства и третьими входами с другими выходами второго коммутатора,одписноеСССРйаб., д. 4 5