Устройство для решения системалгебраических уравнений

., па ф нгхч;,жал те Сефэ Советских Социалистических Республик(22) Заявлено 2 б 0279 (21) 2731399/18-24 (51)М. Кл. с присоединением заявки Йо(23) Приоритет С 06 С 7/34 Государственный комитет СССР ио девам изобретений и открытийОпубликовано 1501,81. бюллетень М 2 Дата опубликования описания 150181(72) Авторы изобретения В. Д. Бакуменко, В. Н. Белецкий,А. И. Стасюк н Ф. Е. Лисник Киевский ордена Трудового Красного Знамени институт инженеров гражданской авиации(54) УСТРОИСТВО ДЛЯ РЕЖДЕНИЯ СИСТЕМ АЛГЕБРАИЧЕСКИХ УРАВНЕНИИИзобретение относится к аналоговой вычислительной технике и может быть использовано как автономно, так и в качестве аналоговой подпрограммы в цифроаналоговых вычислительных комплексах.По основному авт.св. 9 579633 известно устройство для решения систем алгебраических уравнений, содержащее операционные усилители, выходы которых подключены к входу вспомогательной матрицы резисторов, а вхо- ды через основную матрицу резисторов соединены с источниками напряжения, дифференциальные усилители, неинвер тирующие входы которых соединены с выходами вспомогательной матрицы резисторов, инвертирующие входы дифференциальных усилителей через резисторы подключены к шине нулевого 20 потенциала, в цепь отрицательной обратной связи дифференциальных усилителей подключены конденсаторы (11Основным его недостатком является сравнительно низкая точность из-за 25 влияния внутренних паразитных напря-. жений и токов смещения нулей усилителей постоянного тока (УПТ). Известный прием компенсации действия этих напряжений и токов путем под ключения ко входам УПТ через потенциометры дополнительных источников напряжений является неэффективным в случае решения систем уравнений, так как не учитывает матрицу коэффициентов и, если его применять, требует сложный итерационный процесс многократных регулировок потенциометровЦель изобретения - повьиаение точности устройства. Для достижения цели в устройство введены группы ключевых элементов, блоки памяти и дополнительная матрица резисторов, одни выводы резисторов которой, подключенные к вертикальным шинам, соединены с выходами дифференциальных усилителей, другие выводы резисторов дополнительной матрицы, подключенные к горизонтальным шинам, через ключевые элементы первой группы подключены ко входам соответствующих блоков памяти, выходы которых через ключевые элементы второй группы подключены ко входам операционных усилителей.На чертеже изображена схема уст-, ройства для решения систем алгебраических уравнений.те. совместить решение основной системы уравнений А (х+ 5 х )= 1 + 1 щр где- вектор погрешности и 1пар суммарный вектор паразитных сигналов 1 бх = (Ь+ й Ец ), с решением системы уравнении (11),В устройстве решение исходной системы уравнений получается в два этапа. На первом этапе ключевые элементы 9 первой группы замкнуты, второй группы 10 - разомкнуты и задается нулевой 0 вектор правых частей (1 = 0). Получаем вектор погрешностей о и векторх токов 11, который инвертируется и запоминается блоком 11. Для входных .цепей блоков 11 справедливы уравнения5(12)КП П 1 Х 1ПП МГ 1или в матричном виде -1 К= 03.20На выходах блоков 11 получаем1 РБ (13)Применив одинаковые матрицы резисторов 5, 6 и 7 (11 = 8:А), полу чим соответствие уравнений (13)и (11),На втором этапе размыкаются клю-, чевые элементы 9 первой группы, замыкаются ключевые элементы 10 второй ЗО группы 10, подключая блоки памяти 11 с компенсирующими токами 1 х ко входам усилителей 1, источниками 8 на- пряжения задается вектор правых час. тей и на выходах усилителей 2 полу- З 5 чаем решение исходной системы уравнений без его искажения погрешностями от паразитных источников напряжений и токов усилителей 1 и 2.Введение в устройство дополнительной матрицы резисторов, ключевых элементов и блоков памяти позволило значительно уменьшить погрешность решения за счет компенсации действия параэитных сигналов (напряжений и токов)смещения нулей УПТ, упростить и автоматизировать процедуру настройки нулей усилителей.Формула изобретенияУстройство для решения систем алгебраических уравнений по авт. св. Р 579633, о т л и ч а ю щ е е с я тем, что, с целью повышения точности, в него введены группы ключевых элементов, блоки памяти и дополнительная матрица резисторов, одни выводы резисторов которой, подключенные к вертикальным шинам, соединеный с выходами дифференциальных усилителей, другие выводы резисторов дополнительной.матрицы, подключенные к горизонтальным шинам, через ключевые элементы первой группы подключены ко входам соответствующих блоков памяти, выходы которых через ключевые элементы второй группы подключены ко входам операционных усилителей.Источники информации, принятые во внимание при экспертизе1. Авторское свидетельство СССР 9 579633, кл. С 06 6 7/34, 1976 (прототип).Заказ 9 113 иал ППП "Патент", г. Ужгород, ул. Проектная 1/67НИИПИпо де5, Мос Тираж 75сударственногом изобретенийа, Ж 35, Рауш Подписноекомитета СССРи открытийкая наб., д. 4/Б