Узловой элемент сеточной модели

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22) Заявлено 190279 (21) 2745089/18-24 Союз Советских Социалистических Республик(51)М. Кл. с присоединением заявки М С 06 С 7/46 Государственный комитет СССР но делаю изобретений н открытийДата опубликования описания 251180 Г.Н. Азаров, В.М. Андриевский, В.В. Гармаш и В.Е, Прокофьев(72) Авторы изобретения Харьковский ордена Ленина политехнический институт им. В.И. Ленина(71) Заявитель еъюкЕиМ- мижее, т 54) УЗЛОВОЙ ЗЛЕ СЕТОЧНОЙ МОДЕЛ жбесим рея уз Изобретение относится к аналоговой и гибридной вычислительной технике и может быть использовано при построении автоматизированных сеточныхинтеграторов для моделирования уравнений математической физики и для решения задач управления объектами сраспределенными параметрами.Известно устройство для моделирования функционального сопротивления,содержащее арифметический блок, преобразователь напряжение-Код, блоксинхронизации, преобразователь кодсопротивление, выполненные в виде последовательно соединенных резисторов,параллельно которым подключены ключи,регистр памяти, блок памяти, блокразрешения записи 11 ,Недостаток устройства - обязательное применение большого количествапрецизионных резисторов для получениидостаточной точностй задания величины сопротивления при малой дискретности. В связи с этим возрастает сложность схем управления резисторами,снижается технологичность, увеличивается стоимость и габариты узловогоэлемента.Наиболее близким техническшением к предлагаемому являетс лорой элемент сеточной модели, содержащий блок проводимости, входы кото-рого соединены с выходами блока управления, первый вход которого подключен 5 к выходу программного блока, блок аналоговой памяти, ключи блока слеженияи блок развязки (2(.Однако для получениямалой дискретности величины проводимости в требу емом диапазоне необходимо большое количество цепочек, состоящих из прецизионного резистора и ключа, В связис чем усложняется схема управленияключами, возрастают габариты и сто имость узлового элемента, что имеетрешающее значение при построениимногомерных сеточных моделей с большим числом узлов. Для поддержанияпостоянной разности потенциалов между 2 О источком и затвором МОП-ключа, в целях исклйчения зависимости сопротивления открытого канала полевого транзистора от потенциала узла, требуется сложная схема управления, включаю щая четыре взаимосвязанных блока, Со. противление открытого канала транзистора зависит от величины проходящеготока, что отрицательно сказываетсяна точности. Аналоговая память слона в технической реализации и не опечивает высокой стабильности хранимого параметра, поэтому наличие блока аналоговой памяти не только усложняет схему узлового элемента, но и снижает его точность.Цель изобретения - упрощение. схемы и повышение точности узлового элемента.Указанная цель достигается тем,что в узловой элемент сеточной модели, содержащий блок проводимости, вхо-р ды которого соединены с выходами блока управления, первый вход которогоподключен к выходу программного блока,введены блок формирования относительной длительности импульса, сглаживающая емкость и блок линеаризации, включающий два усилителя, выходы которыхсоединены с крайними выводами делителя напряжения, средний вывод которогоподключен ко второму входу блока управления, третий вход которого соеди- Ю нен с выходом блока формирования относительной длительности импульса, первый и второй выходы блока проводимости подключены соответственно ко входам первого и второго усилителей бло- Я ка Линеаризации, одна обкладка сглаживающей емкости соединена с первым выходом блока проводимости, другая обкладка сглаживающей емкости подключена к шине нулевого потенциала. Ь так- ЗО же тем, что блок управления содержит полевой транзистор, резистор обратной связи, выходной резистор и ограничительный диод, анод которого через вы-. ходной резистор соединен с истоком полевого транзистора и с одним выводом резистора обратной связи, другой вывод которого подключен к затвору полевого транзистора, сток которого является вторым входом блока управления, катод ограничительного диода является 40 третьим входом блока управления, дру гой вывод резистора обратной связи является первым входом блока управления, анод ограничительного диода является выходом блока управления. 45На Фиг, 1,изображена Функциональная схема узлового элемента, на Фиг.2- структура блока управленйя.Узловой элемент состоит из блока 1проводимости, блока 2 линеариэации, р блока 3 управления, программного блока 4, блока 5 Формирования относительной длительности импульса и сглаживающей емкости б. БЛок 1 проводимости состоит иэ параллельных цепоЧек, содержащих последовательно включенные резисторы 7, между которыми включеиключ 8 на полевом транзисторе с управляющим Р-П-переходом, Вход и выход блока 1 проводимости соединены со входами блока 2 лвнеаризацни, состоя цего иэ двух усилителей 9, между выйодами которых включен делитель 10напряжения на резисторах, Средний вы" вод делителя напряжения соединен со входом блока 3 управления, Два дру- д гих выхода блока 3 управления соединены с выходом программного. блока 4 и выходом блока 5 формирования относительной длительности импульса, соответственно. Выходы блока 3 управления соединены с затворами транзисторов ключей 8, К выходу блока 1 проводимости подключена сглаживающая емкость б.Блок 3 управления состоит из нескольких одинаковых схем управления, число которых соответствует количеству параллельно соединенных цепочек в блоке 1 проводимости. Каждая схема управления выполнена на двух резисторах 11 и 12, полевом транзисторе 14 и диоде 13 (15 - выходной транзистор логики программного блока 4).Устройство работает следующим образом.В программном блоке 4, в цифровом коде записывается номер й одной из параллельных цепочек блока 1 проводимости. С его выхода на блок 3 управления подается сигнал, разрешающий работу только одного выбранного ключа 8. На другой вход блока 3 управления с блока 5 формирования относительной длительности импульса поступает широтно-импульсный управляющий сигнал, Блок 3 управления вырабатывает сигнал, синхронный с сигналом ф который управляет ключом 8 на полевом транзисторе. Средняя за период величина проводимости складывается из двух ее дискретных значений 6 - в момент, когда ключ 8 замкнут и О - когда ключ 8 разомкнут. На емкости б пульсации напряжения, вызванные импульсной модуляцйей проводимости, сглаживаются. В результате чего среднее значение проводимости за период определяется Формулой4=В- средняя эа период проводимость, соответствующая=1,2,3- величина постоянной проводимости, соответствующая -й-ому разряду.Средняя эа период проводимость оказывается пропорциональна относительной длительности импульса широтносм импульсного сигнала=где сТ Ю цлительность импульса; Т -период квантования, и величине постоянной проводимости ОВКроме того, сглаживающая емкость 6 может быть использована для моделиро.вания дйнамических Свойств объекта с распределенйыми параметрами при решении нестационарных задач, Для стабилизации сопротивления открытого канала полевого транзистора, при изменении входного и выходного потенциала блока 1 проводимости применяется блок 2 линеаризации, Потенциалы входа и выхода блока 1 проводимости через усилители 9, служащие для развязки, поступают на реэистивный делитель напряжения на резисторах 10, с которогоснимается полуразность поданных напряжений. Из теории полевых транзисторовизвестно, что стабилизация сопротивления канала или линеариэация возюможна при подаче на затвор половиныразности напряжений стока и йстока,Если учесть, что величина сопротивления резисторов 7 каждой иэ цепочекблока 1 проводимости одинакова, аследовательно, одинаковы и падениянапряжения на них, то на выходе делителя блока 2 линеаризации выделяетсятолькО полуразность напряжений междусгоком и истоком транзистора, так какравные падения напряжения на резисторах 7 компенсируются. Напряжениелинеаризации с помощью блока 3 управления подается на затвор выбранноготранзистора в моменты отпирания ключа. 20Блок управления работает следующим образом,При сигнале "Логическая 1" с выхода соответствующей схемы программного блока 4 закрывается выходной транзистор 15 логики. Исток и затвортранзистора 14 оказываются связанными через резистор 11 и транзистор открывается, при этом на истоке его присутствует напряжение линеаризации.При подаче запирающего значенияширотно-импульсного управляющего сигнала с блока 5 формирования относительной длительности импульса диод13 открывается и на затвор ключа 8подается низкий запирающий.потенциал.При отпирающем значении широтноимпульсного сигнала диод 13 закрыти на затвор ключа 8 через транзистор14 и резистор 12 подается напряжениелинеаризации. 40При сигнале "Логический 0" на выходе блока 4 на затвор транзистора 14подается нулевой потенциал. Транзистор 14 и резистор 11 представляют собой генератор тока малой величины,поскольку резистор 11 выбирается высокоомным, включенный между источником напряжения линеариэации и шинойнулевого потенциала, Омическое сопротивление канала транзистора 14практически равно дифференциальномусопротивлению стабилизатора тока. Поэтому напряжение линеаризации оказывается практически отключенным от затвора ключа 8. На резисторе 11 выделяется напряжение, примерно равиое напряжениюотсечки транзистора 14 и которое закрывает ключ 8.Предлагаемые блоки и связи между ними повышают точность и упрощают схему узлового элемента сеточной модели. Формула изобретения1. узловой элемент сеточной модели, содержащий блок проводимости,входы которого соединены с ныходамиблока управления, первый вход которого подключен к выходу программногоблока, о т л и ч а ю щ и й с я тем,что, с целью упрощенияи повышенияточности, в него введены блок формирования относительной длительностиимпульса, сглаживающая емкость и блоклинеаризации, нключающий два усилителя, выходы которых соединены с крайними выводами делителя напряжения,средний вывод которого подключен ковторому входу блока управления, третий вход которого соединен с выходомблока формирования относительной длительности импульса, первый и второйвыходы блока проводимости подключенысоответственно ко входам первого ивторого усилителей блока линеаризации, одна обкладка сглаживающей емкости соединена с первым выходом блока проводимости, другая обкладка сглаживающей емкости подключена к шиненулевого потенциала.2. узловой элемент по п. 1, о тл и ч а ю щ и й с я тем, что блокуправления содержит полевой транзистор, резистор Обратной связи, выходной резистор и ограничительный диод,анод которого через выходной резистор соединен с истоком полевого транзистора и с одним выводом резистораобратной связи, другой вывод которого подключен к затвору полевого транзистора, сток которого янляется вторым входом блока управления, катодограничительного диода является третьим входом блока упранления, другойвывод резистора обратной связи является первым входом блока управления,анод ограничительного диода являетсявыходом блока управления.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР9 417803,0 06 6 7/48, 1972.2. Авторское свидетельство СССРР 547790, С 06 6 7/46, 1975 (прототип).781842 фи Соста Техре тель И. Дуб С,Мигунова ка Редактор В. ЕремеевайЗаказ 8143/56ВНИИп113035 Ужгор ееЪ уЬюв ией 4Филиал ППП Тираж 751ПИ Государственного о делам изобретенийМосква, Ж, Рауш ыы ь-.Е .Патент", г од ЯирещнО-цмщлвсныиигал уирабления ина Корректор В Подписноекомитета СССРи "бткрмтийская наб., д. 4 ул. Проектна