Запоминающее устройство с автономным контролем

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕПЛЬСТВУ Союз Советских Социалистических Республик(22) Заявлено 18, 0778 (21)2647846/18-24с присоединением заявки Нов(51) М, Кл э О 11 С 29/00 Государственный комитет СССР оо делам изобретений и открытий,ф Киевский ордена Ленина политехнический институт им.50-летия Великой Октябрьской социалистической революции(71) Заявитель Изобретение относится к области,запоминающих устройств.Известное запоминающее устройство содержит регистр адреса,выходы которого через дешифраторы адреса подключены ко входам накопителей, выходы которых подключенык соответствующим регистрам слова,схему равенства кодов, входы которойподключены к выходам регистров слова, а выход подключен к одному входуэлемента И, Другой вход которой подключен к, блоку управления, а выходподключен к одному из регистров слова, элемент ИЛИ, .группы элементов 15по количеству накопителей и выходнойрегистр 11.Недостатком этого запоминающегоустройства является то, что при наличии отказов в одноименных запоминающих ячейках накопителей не происходит выдача информации,Наиболее близким техническим решением к данному изобретению являетсязапоминающее устройство, которое содержит дополнительные регистры словапо количеству накопителей, входыкоторых подключены к выходам соответствующих основных регистров слова, схемы поразрядной проверки по 30 с 54) здпиоюе дойвотнни трофф Ь ,в",.т:,.;. 1 2 - сь :Щт цщ количеству накопителей, одни входы которых подключены к выходам соответствующих основных регистров Слова, а другие входы подключены к выходам дополнительных регистров слова, выходы подключены к управляющим входам элементов И групп, информационные входы которых подключены к блоку управления, а выходы подключены к управляющим входам соответствующих регистров основных регистров слова, выходы которых через элемент ИЛИ подключены к выходному регистру 12 .Недостатком этого запоминающего устройства является то, что при наличии ошибок водноименных разрядах одноименных запоминающих ячеек не происходит выдача информации, что приводит к снижению его надежности.Целью изобретения является повышение надежности запоминающего устройства за счет записи слова таким образом, чтобы были сохранены правильными все разряды слова, несмотря на сбои в одноименных разрядах одноименных запоминающих ячеек.указанная цель достигается тем, что в запоминающее устройство с автономным контролем, содержащее регистр адреса, первые и вторые деыифраторы, накопители, осНовные и дополнительные регистры слона, схемы сравнения, элементы И и элемент ИЛИ,входной регистр и блок управления,причем выходы регистра адреса подключены к входам дешифраторов, адресные входы накопителей соединены свыходами соответствующих дешифраторов, первые информационные выходынакопителей соединены с первыми входами соответствующих основных регистров слова, вторые входы которыхподключены к выходам соответствующих элементов И, информационныевходы которых соединены с .первымивыходами соответствующих схем сравнения, первые выходы основных регистров слова подключены к входамсоответствующих дополнительных регистров слова и схем сравнения, вторые входы которых подключены к выходам соответствующих дополнительныхрегистров слова, вторые выходы основных регистров слова подключены к .первым информационным входам соответствующих накопителей, третьивыходы основных регистров слова подключены к входам элемента ИЛИ, выход которого подключен к первомунходу входного регистра, второйвход которого подключен к первыминформационным входам накопителей,выход - к третьему входу первогоосновного регистра слова, первыеуправляющие входы регистров и управляющие входы накопителей и элементовИ подключены к одним из выходов блока управления введены реверсивныйсчетчик, схема поразрядного сравнения и дополнительные элементы И иИЛИ, причем входы схемы поразрядного сравнения подключены к вторымвходам схем сравнения, первый выход подключен к вторым управляющим входам входного регистра, первых регистров слова, к первому управляющемувходу реверсивного счетчика, второйвыход схемы поразрядного сравненияподключен к одному из входов блокауправления выход дополнительногоэлемента И,подключен к третьйм" управляющим входам первых регистров .слова; к второму управляющему входуреверсивного счетчика, информационный вход которого подключен к второму ныходу первого накопителя, выходыреверсивного счетчика подключены квторому входу перного накопителя ивходам дополнительного элемента ИЛИ,выход которого соединен с первымвходом дополнительного элемента И,второй вход которого и третий управляющий вход реверсивного счетчикаподключены к другим выходам блока управления. Регистры слова и входной регистр могут быть выполнены в виде сдвигающих реверсивных регистров. 510 15 20 25 30 35 40 45 50 55 40 Б 5 На чертеже изображена блок-схема предложенного устройства.Устройство содержит регистр 1 адреса, имеющий информационный вход 2, первый 3 и второй 4 дешифраторы адреса, первый 5 и второй б накопители, первый 7 и второй 8 основные регистры слова, первую схему 9 сравнения, первый цополнительный регистр 10 слова, элемент ИЛИ 11, вторую схему 12 сравнения, второй дополнительный регистр 13 слова, ренерсивный счетчик 14, дополнительные элемент ИЛИ 15 и элемент И 16, схему 17 поразрядного сравнения, входной регистр 18, элементы И 19 и 20.Регистр 18 имеет вход 21 и выход 22.Устройство также содержит блок 23 управления. Выходы регистра 1 адреса подключены к входам дешифраторов 3 и 4, адресные входы накопи-. телей 5 и б соединены с выходом соответствующих дешифраторов 3 и 4, а первые информационные выходы соединены с первыми входами соответствующих Основных регистров 7 и 8 слова, вторые входы которых подключены к выходам соответствующих элементов И 19 и 20, информационные входы которых соединены с первыми выходами соответствующей схемы 9 или 12 сравнения. Первые выходы основных регистров 7 и 8 слова подключены к первым входам соответствующих дополнительных регистров 10 и 13 слова. Вторые выходы основных регистров 7 и 8 слова подключены к первым информационным входам соответствующих накопителей 5 и б, третьи выходы основ. йых регистров 7 и 8 слова подключены к входам элемента ИЛИ 11, выход которого подсоединен к первому входу входного регистра 18, второй вход которого подключен к первым информационным входам накопителей 5 и б, выход - к третьему входу первого основного регистра 7 слова, первые управляюЬие входы регистров 7,8,10, 13 и управляющие входы накопителей 5 и б и элементов И 19 и 20 подклю-, чены к одним из выходов блока 23 управления. Входы схемы 17 поразрядного сравнения подключены к вторым выходам схем 9 и 12 сравнения, первый выход подключен к вторым управляющим входам входного регистра 18, первых основного 7 и дополнительного 10 регистров слова,к первому управляющему входу реверсивного счетчика 14, второй выход подключен к одному из входов блока 23 управления, выход дополнительного элемента 1 б подключен к третьим управляющим входам первых основного 7 и дополнительного 10 регистров слова к второму управляющему входу ренерсинного счетчика 14, информационный вход которого подключен к второму выходу первоганакопителя 5, выходы реверсивногосчетчика 14 подключены к второмувходу первого накопителя 5 и входамдополнительного элемента ИЛИ 15,выход которого соединен с первымвходом дополнительного элемента И 16,второй вход которого и третий управляющий вход реверсивного счетчика14 подключены к другим выходам блока 23 управления,Для нормальной работы установкинеобходимо, чтобы выполнялось усло;ние:К=ос,п,где К - число дополнительных разрядов;и - число разрядов в слове.Работа запоминающего устройстнав режиме записи,На регистр 1 адреса по входу 2поступает адрес ячейки, в которуюнеобходимо записать слово. Одновременно происходит установка счетчика14 в нулевое состояние и по входу 21слово поступает во входной регистр18, в накопители 5 и б с последующим считыванием соответственно в регистры 7,8,10 и 13 слова. В те .жеячейки накопителей 5 и б происходитзапись обратных кодов содержимогорегистров 7 и 8 слова с последующимсчитыванием в те же регистры. Кодыс основного регистра 7 слова и дополнительного регистра 10 слова поступают на схему 9 сравнения. Коды сосновного регистра 8 слова и дополнительного регистра 13 слова, поступают на схему 12 сравнения.При совпадении прямых и обратныхкодов одноименных разрядов, схемы,9 и 12 сравнения выдают сигнал "1"только в этих разрядах сформированного данной схемой кода, Коды со схем9 и 12 сравнения поступают на схему19 поразрядного сравнения, котораявырабатывает сигнал "1", если естьсовпадение единиц в одноименных раз-рядах, поданных на нее кодов.Если этот сигнал равен "0", топроисходит запись слов с основныхрегистров 7 и 8 слов соответственнсв накопители 5 и б. Если сигнал,вырабатываемый схемой 17 поразрядного сравнения,-"1", то он поступаетна вход основного регистра 7 слова,дополнительного регистра 10 слова,регистра 18(содержимое этих регистров сдвигается на один разрядвправо), на первый вход счетчика 14.При подаче единичного сигнала напервый вход счетчика 14 его содержимое увеличивается на единицу, а приподаче единичного сигнала на второйвход - уменьшается на единицу.Сигнал "1" поступает на второйвход счетчика 14 и устанавливает егов состояние 00 01. После этогосдвинутые на одну позицию вправо коды с основного регистра 7 слова и дополнительного регистра 10 слова поступают на схему 9 сравнения, а коды сосновного регистра 8 слона и дополнительного регистра 13 слова поступают на схему 12 сравнения. Коды сосхем 9 и 12 сравнения поступают насхему 17 поразрядного сравнения и т.д.Этот цикл повторяется до тех пор,пока схема 17 поразрядного сравненияне выработает сигнал "0", после чегос выхода 22 входного регистра 18 про.исходит выдача обратного кода его содержимого и запись его в основнойрегистр 7 слова. Содержимое основного регистра 8 слова записывается н 15 накопитель б, а содержимое основногорегистра 7 слова и счетчика 14 записывается внакопитель 5. Таким образом в накопителе б будет записанобратный код слова, в накопителе 5 20 будет записан обратный код, сдвинутый вправо на некоторое число разрядов, а число сдвигов записано всчетчике 14.Работа запоминающего устройствав режиме считывания.На регистр 1 адреса по входу 2поступает адрес ячейки, к которойнеобходимо обратиться. Иэ накопителей 5 и б происходит ныдачакодовсоответственно в основной регистр 7слова, дополнительный регистр 13 слова. В те же ячейки накопителей происходит запись обратных кодов содержимого соответствующей основных регистров 7 и 8 слова с последующимсчитыванием в эти же регистры.Если содержимое счетчика 14 неравно нулю, то на выходе элементаИЛИ 15 появляется единичный сигнал,который поступает на вход элемента 40 И 16, а на другой вход элемента И 16поступает сигнал от блока 23 управления, который открывает элементИ 16, и сигнал "1" выдается на входосновного регистра 7 слова, на вход 45 дополнительного регистра 10 слова(содержимое этих регистров сдвигается на один разряд влево), на второй вход счетчика 14 и его содержимое уменьшается на единицу. Этотцикл повторяется до тех пор, покасодержимое счетчика 14 не станетравно нулю, после чего коды с основного регистра 7 слова и дополнительйого регистра 10 слова поступят насхему 9 сравнения, а.коды с основ ного регистра 8 слова и дополнительного регистра 13 слова поступаютна схему 12 сравнения. При несовпадении прямых и обратных кодон одноименных разрядов схем 9 и 12 сраЮне ния через соответствующие элементыИ 19 и 20 выдают сигналы, разрешающие выдачу кодов соответственнос основных регистров 7 и 8 черезэлемент ИЛИ 11 на вход входного ре гистра 18 только для этих разрядов.,Выходы основных регистров 7 и 8блокируются, и запись содержимогоэтих регистров во вхбдной регистр18 не происходит.Описанное запоминающее устройствопозволяет обнаруживать и исправлятьошибки не только тогда, когда онирасйбложены в разных"разрядах однойменнйх запоминающих ячеек, но и тогда, когда ошибки происходят в одновре "менных разрядах одноименных запоминающих ячеек. Формула изобретения 1.Запоминающее устройство с авто=номййй"Ъойтролей; содержащее регистрадреса, первые и вторые дешифраторы,накопитеЛи,основные и дополнитель" ные"регистры слова, схемы сраннения,элементы И и элемент ИЛИ, входнойрегистр и блок управления, причемвыходы регистра адреса подключенык входам дешифраторов, адресныевходы накопителей соединены с выходами соответствующих дешифраторов,первые информационные выходыйакопителей соединены с первыми входамисоответствующих бснонных регистровс,"лова;=вТбрые входы которых-подключенй"к"ъйходам" соогнетствующих элементов И, информационные входы которых соединены с"первыми выходамисоответствующих схем сраннения, первые выходы основных регистров слова подключены к входам соответствующих дополнительных регистров словаисхем сравнения, вторые входы которых подключены й выходам соответствующих дополнительных регистров слова, вторые выходы основных регистровслова подключены к первыминформационным входам соответствующих накопителей, третьи выходыосновных регистров слова подключенык входам элемента ИЛИ, выход которого подключен к первому входу входного регистра, второй вход которого подключен к первым информационным входам накопителей, выход - ктретьему входу перного основногорегистра слова, первые управляющиевходы регистров и управляющие входынакопителей и элементов И подключенык одним из выходов блока управления,о т л и ч а ю щ е е с я тем, что, сцелью повышения надежности устройства, оно содержит реверсинный счетчик,схему поразрядного сравнения и дополнительные элементы И и ИЛИ, причем входы схемы поразрядного сраннения подключены к вторым входам схемсравнения, первый выход подключенк вторым управляющим входам входного регистра, -первых регистров слова,к первому управляющему входу ренерсивного счетчика, нторой выход схемыпоразрядного сравнения подключен кодному из входов блока управления, 20 выход дополнительного элемента И под;ключен к третьим управляющим входампервых регистров слова, к второмууправляющему входу реверсивногосчетчика, информационный вход кото рого подключен к второму выходу первого накопителя, выходы реверсивногосчетчика подключены к второму входупервого накопителя и входам дополнительного элемента ИЛИ, выход которого соединен с первым входом дополнительного элемента И, второй входкоторого и третий управляющий входреверсивного счетчика подключены кдругим выходам блока управления.2.устройство по п,1, о т л ич а ю щ е е с я тем, что регистрыслова и входной регистр выполнены нвиде сдвигающих ренерсивных регистров. Источники информации,принятые во внимание при экспертизе1,ПатентСША Р 3544777,кл. 235-153, 1970.2,Авторское свидетельство СССРР 385319 кл. С 11 С 29/00, 1971(прототий). НИИПИ . Заказ 9331/1Тираж бб 2 Подписное Филиал ППП "Патент",