Логическое запоминающее устройство

Номер патента: 780042

Авторы: Кукулиев, Темирханов

ZIP архив

Текст

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик(22) Заявлено 20,11.78 (21) 2685696/18-24с присоединением заявки Нов(23) Приоритет -Опубликовано 151180. Бюллетень Мо 42Дата опубликования описания 181180 1,51)М. Нл. 6 11 С 15/00 Государственный комитет СССР по делам изобретений н открытий(71) Заявитель Дагестанский политехнический институт(54)ЛОГИЧЕСКОЕ ЗАПОМИНА 0 ЩЕЕ УСТРОЙСТВО Изобретение относится к областизапоминающих устройств.Известно логическое запоминающееустройство, содержащее накопитель,дешифраторы адреса, регистр адреса, 5регистр входного слова, элементы И.элементы ИЛИ, элементы НЕ 11.Недостатком этого устройстваявляется низкое быстродействие,Наиболее близким техническим реше 10нием к данному изобретению являетсялогическое запоминающее устройство,содержащее накопитель, дешифраторыадреса, регистр адреса, первый и второй регистры слова, первую группу 15элементов И и элементы ИЛИ, причемадресные входы дешифраторов адресаподключены к выходам регистра адреса,а выходы - к входам накопителей, первые входы элементов И первой группы 20подключены соответственно к шинамуправления, вторые входы - к выходамвторого регистра слова, а выходы -к хо ам элементов ИЛИ 2 в д 11Недостатком этого устройства явля ется его низкое быстродействие вслед ствие невозможности реализации.каждой из логических операций за одно обращение к накопителю. 30 Ф 1"фЦелью изобретения является повышение быстродействия устройства.Поставленная цель достигается тем, что устройство содержит вторую и третью группы элементов И, причем первые входы элементов И второй группы соединены с одной из шин управления, а выходы - с информационными входами накопителей, вторые входы одних из элементов И второй группы подключены к прямым выходам первого регистра слова, а вторые выходы других элементов И второй группы - к инверсным выходам первого регистра слова, пряхине выходы накопителей соединены с.первыми входами одних из элементов И третьей группы, а инверсные выходы - с первыми входами других элементов И третьей группы, выходы элементов ИЛИ подключены к вторым входам элементов И третьей группы, выходы одних из которых сое динены с входами установки в "1" первого регистра слова, а выходы других - с входами установки в "0" первого регистра слова.На чертеже изображена. блок-схема . предложенного устройства.Устройство содержит накопители 1, имеющие прямые 2 и инверсные 3780042 огичес 0 0 1 0 У 1 Хьу Х ХФУ 0 0 УХ Хлу 0 0 : Х Хьу 0 ОХ/У 1 0 1 0 0 Х 1 Х 0 Х 1 0 0 Х-фу Х Хду Х Х Х ХО+У Х Хе Х О УьХ О У-фХ Х Х Хфу Х Хлу 0 1 1 1 Х 4 У 0 Хчу Х Х 1 Х 0 Х 1 Х 0 Х 1 Х 0 1 1 1 0 1 1 1 Х ХЭУ1 Хьу Х 1 1 1 1 0 1Х УфХХ Х/У1 У Хчу Х Х.фу Х У 0 выходы, дешиФраторы 4 адреса, регистр5 адреса, первую 6,1-6,4 и вторую7 группы элементов И, первый регистр8 слова, имеющий прямые 9 и инверс.ные 10 выходы, третью группу элементов И 11, элементы ИЛИ 12,1 и 12,2,второй регистр 13 слова, управляющие шины 14-18,Адресные входы дешиФраторов 4адреса подключены к выж)дам регистра5 адреса, а выходы - к входам накопителей 1, Первые входы элементов Ипервой группы 6,1-6,4 подключенысоответственно к шинам 15-18 управления, вторые входы - к выходам второго регистра 13 слова, а выходы - квходам элементов ИЛИ 12,1 и 12,2.Прямые выходы 2 накопителей 1соединены с первымм входами однихиз элементов И 11 третьей группы,аинверсные выходы 3 - с первыми входами других элементов И 11 третьейгруппы. Выходы элементов ИЛИ 12,1и 12,2 подключены к вторым входамэлементов И 11 третьей группы,выходы одних из которых соединены свходами установки в "1" первого регистра 8 слова, а выходы другихс входами установки в "0" первогорегистра 8 слова.Первые входы элементов И второйгруппы 7 соединены с шиной 14 управления, а выходы - с инФормационными входами накопителей 1, Вторыевходы одних из элементов И второй 0 О 0 О О 1 0 1 1 0 1 0 1 1 1 1 0 0 0 О 0 1 1 1 1 0 1 0 1 1 11 Работу устройства поясним на примере реализации логической операции "сумма по модулю 2" между двумя двоичными переменными Х, записанной в регистре 13 слова и У, загруппы 7 подключены к прямым выходам 9 первого регистра слова 8, а вторые выходы других элементов И второй группы 7 - к инверсным выходам 10 первого регистра 8 слова.Анализ работы устройства можно про вести, представляя его как элементарный автомат с двумя входами, функция переходов которого с учетом управляющих сигналов имеет вид:( ") -1 Н ) (ГХЧ 4 Х Ч 1 Г ) ЧО (1 ДЧЬ ХЧ 13),где(с+1) - состояние элементапамяти в момент(с +1),, (с) - состояние элемента па 15 " мяти в момент времени(с);г ,г ,г г - управляющие сигналы науправляющих шинах 15,16,17,18.20 х - двоичная переменная,записанная в регистре13 слова,Реализуемые таким элементарнымавтоматом логические операции между25 переменной Х , записанной в регистре 13 слова и переменной У, записанной в выбранной ячейке памяти,при различных его исходных состоянияхи комбинациях управляющих сигналов,полученные из данного выражения, приведены в табл., где Р - сигнал навыходе элемента ИЛИ 12,1 ., К - сигнална выходе элемента ИЛИ 12,2. писанной в выбранной ячейке накопителя 1. Результат операции записывается на место переменной .Для этого в течение тактового им пульса на управляющих шинах 16 и 18и шине 14, но которой поступает сигнал разрешения записи, необходимоустановить нулеВое значение сигналов,а на управляющих шинах 15 и 17 - едиичное значение сигналов. При этомчерез элементы И 6,1 и ИЛИ 12,1проходит сигнал, повторяющий переменную Х, а через элементы И6,3 и ИЛИ 12,2 проходит сигнал,повторяющий инверсное значение переменной Х. В зависимости от значенияпеременной К, то есть от состояниявыбранной ячейки памяти и, следовательно, прямых 9 и инверсных 10 выхоцов накопителя 1 регистр 8 словачерез элементы И 11 третьей группызаписывается функция Х 9 7 5По окончании тактового импульса,в паузе, на управляющую шину 14 (разрешения записи) подается единичноезначение сигнала, а на управляющиешины 15,16,17,18 - нулевое. Это поз Оволяет переписать содержимое регистра 8 слова в выбранную ячейку накопителя 1.Результат операции получается ввыбранной ячейке накопителя 1 к началу следующего тактового импульса.Таким образом, операция выполняетсяза одно обращение к накопителю 1.Технико-экономическое пруимуществопредложенного устройства заключаетсяв том, что оно обеспечивает выполнение каждой логической операции завремя одного обращения к накопителю,за счетчего повышено быстродействиеэтого логического запоминающего уст- ройства. 35Формула изобретенияЛогическое запоминающее устройст 40во, содержащее накопители дешифраторы адреса, регистр адреса, первый и второй регистры слова, первую группу элемейтов И и элементы ИЛИ, причем адресные входы дешифраторов адреса подключены квыходам регистра адреса, а выходы - к входам накопителей, первые входы элементов И первой группы подключены соответственно к шинам управлений, вторые входы к выходам второго"регистра"слова, а выходы - к входам элементов ИЛИ, о т л и ч а ю щ е.е с я тем, что, с целью повышеййя быстродействия устройства, оно содержит вторую и третью группы элементов И, причем первые входы элементов И второй группы соединены с одной из шин управления, а выходы - с информационными входами накопителей, вторые входы одних из элементов И второй группы подключены к прямым выходам первого регистра слова, а вторые выходы других элементов И второй группы - к инверсным выходам первого регистра слова, прямые выходы накопителей соединены с первыми входами одних из элементов И третьей группы, а инверсные выходы с первыми входами других элементов И третьей группы, выходы элементов ИЛИ подключ ны к вторым входам элементов И третьей группы, выходы одних из которых сбединены с входами установки в "1" первого регистра слова, а выходы других - с входами установки в "0" первого регистра слова,Источники информации,принятые во внимание при экспертизе 1.Авторское свидетельство СССР Р 477464, кл. 6 11 С 15/00, 1974. 2,Авторское свидетельство СССР Ф 501421, кл. 6 11 0 15/00, 1974 (прототип),780042 Составитель В.Гордонбваедактор Л.Морозова Техред Т,Маточка Корректор И.Муска ак лиал ППП"Патент", г.ужгород,ул.Проектная,4 9331/17 ВНИИПИ Госуда по делам и 113035, МоскТираж бб 2 ственного ко обретений и а, Ж, Рау Подписноетета СССРкрытийкая наб., д.4/

Смотреть

Заявка

2685696, 20.11.1978

ДАГЕСТАНСКИЙ ПОЛИТЕХНИЧЕСКИЙ ИНСТИТУТ

ТЕМИРХАНОВ ТЕМИРХАН ЭЛЬДЕРХАНОВИЧ, КУКУЛИЕВ ГРИГОРИЙ ИВИАТОРОВИЧ

МПК / Метки

МПК: G11C 15/00

Метки: запоминающее, логическое

Опубликовано: 15.11.1980

Код ссылки

<a href="https://patents.su/4-780042-logicheskoe-zapominayushhee-ustrojjstvo.html" target="_blank" rel="follow" title="База патентов СССР">Логическое запоминающее устройство</a>

Похожие патенты