Устройство для управления вводомвыводом информации

Союз Советских Социалистических Республик(45) Дата опубликования о Государстеенныи комнте СССР по делам изобретений и открытий. Р. Дудкин, Ю, Г, федосеев млык 71) Заяви бюро Отдел Специального конструкторск сейсмического приборостроен ВОДОМ-ВЬ М 54) УСТРОЙСТВО ДЛЯ УПРАВЛ ИНФОРМА1ится к област циализированн ачено для п ания и ввода и сейсмических с кой информаци аботки из пр вводых про- редвари- нформатанциях, и, ивы- оцессора Изобретение отно ных устройств сп цессоров и предназн тельного преобразов ции, полученной на и другой геофизичес вода результата обр в ЭВМ. на другИзвестно устроиство для управления вводом-выводом 1, содержащее регистр хра нения информации и коммутаторы.Недостатком известного устройства является недостаточное быстродействие.Наиболее близким по технической сущности к изобретению является устройство 15 12, содержащее входной коммутатор, вход которого соединен с первым входом устройства, а выход через последовательно соединенные буферный сдвигающий регистр и выходной коммутатор - с выходом устрой ства, первый коммутатор, выход которого соединен с входом буферного сдвигающего регистра.В таком устройстве производится обработка только упакованной информации, причем результат выдается в ЭВМ в неупакованном виде и упаковка информации производится в ЭВМ. Обработка материалов, полученных цифровых сейсмических станциях, и ой геофизической информа цпп с плавающей запятой невозможна без предварительного преобразования информации в ЭВМ. Все это значительно снижает скорость ввода данных в процессор и вывода результата в ЭВМ.Целью изобретения является повышение быстродействия устройства.Поставленная цель достигается тем, что в предложенное устройство введены два счетчика сдвигов, счетчик слов, дешифратор, триггер, второй коммутатор, два формирователя, элементы 2 И - ИЛИ, И, ИЛИ - НЕ, НЕ. Входы второго коммутатора и псрвого формирователя соединены со вторым входом устройства, третий вход которого соединен со входом второго формирователя. Четвертый и пятый входы устройства через первые формирователь и элемент И соединены с соответствующими входами счетчика слов, выходы которого через дешифратор соединены с входами триггера, выход которого соединен с входом первого элемента И и через последовательно соединенные вторые коммутатор и формирователь с первыми входами счетчиков сдвигов, вторые входы которых соединены с выходами элементов 2 И - ИЛИ. Группы выходов счетчиков сдвигов соединены с входами соответствующих элементов ИЛИ - НЕ. Выход первого элемента ИЛИ - НЕ непосредствен 7695203но, а выход второго элемента ИЛИ - НЕ через элемент НЕ соединены с входами второго элемента И, выход которого соединен с первыми входами первых коммутатора и элемента 2 И - ИЛИ, второй и третий входы которого и первый вход второго элемента 2 И - ИЛИ объединены и соединены с шестым входом устройства, седьмой вход которого соединен с входом третьего элемента И, четвертым входом первого элемента 2 И - ИЛИ и вторым входом второго элемента 2 И - ИЛИ, третий вход которого соединен с выходом первого счетчика сдвига. Выход второго элемента ИЛИ - НЕ соединен с четвертым входом второго элемента 2 И - ИЛИ и вторым входом первого коммутатора, третий вход которого соединен с выходом третьего элемента И и пятым входом первого элемента 2 И - ИЛИ. Выход буферного сдвигающего регистра соединен с входом третьего элемента И. Структурная схема устройства приведена на чертеже.Устройство содержит входной коммутатор 1, буферный сдвигающий регистр 2, выходной коммутатор 3, коммутаторы 4, 5, формирователи 6, 7, счетчик 8 слов, счетчики 9, 10 сдвигов, триггер 11, дешифратор 12, элементы 2 И - ИЛИ 13, 14, элементы ИЛИ - НЕ 15, 16, элементы И 17 - 19 и элемент НЕ 20.Устройство работает следующим образом.При денормализации на формирователь 7 поступает код числа сдвигов вправо, который устанавливается в счетчиках 9, 10.Если на выходах счетчика 10 будет хотя бы одна 1, то через элемент ИЛИ - НЕ 16 сигнал поступит на элемент 2 И - ИЛИ 14, что разрешит прохождение синхросигнала на счетчик 10, на коммутатор 4 для разрешения сдвигов в буферном сдвигающем регистре 2 на четыре разряда за такт, Через элементы НЕ 20 и И 18 поступит запрет на элемент 2 И - ИЛИ 13 и на коммутатор 4, что запретит поступление сигналов на счетчик 9 и сдвиги в регистре 2 на один разряд вправо и влево.Таким образом, по каждому такту из счетчика 10 вычитается единица, а в регистре 2 происходит сдвиг на четыре разряда вправо. При установлении на счетчике 10 кода, имеющего все нули, запрещающий сигнал через элементы ИЛИ - НЕ 16 и 2 И - ИЛИ 14 закроет вход счетчика 10 и через коммутатор 4 остановит сдвиги на четыре разряда вправо за такт в регистре 2, а через элемент НЕ 20 этот сигнал как разрешающий поступит на элемент И 18. Если на выходах счетчика 9 будет хотя бы одна 1, то через элементы ИЛИ - НЕ 15 и И 18 разрешение поступит на элемент 2 И - ИЛИ 13 и на коммутатор 4.Теперь за каждый такт в регистре 2 производится сдвиг на один разряд вправо, а из счетчика 9 - вычитание единицы, до тех 5 10 15 20 25 30 35 40 45 50 55 1,0 65 пор, пока на его выходах не установятся все О. При этом запрет через элементы ИЛИ - НЕ 15 и И 18 поступит на элемент 2 И - ИЛИ 13 и на коммутатор 4. На этом заканчивается процесс денормализации.При упаковке или распаковке на коммутатор 5 и на формирователь 6 поступают сигналы, указывающие какой упакованный формат применяется. По синхросигналу в счетчик 8 формирователя 6 заносится код количества упакованных слов минус единица, При наличии хотя бы одной 1 на выходе счетчика 8 через дешифратор 12, триггер 11 установится в такое состояние, при котором разрешающий сигнал поступит на элемент И 17, что разрешит прохождение синхросигнала на счетчик 8 и на коммутатор 5, и код числа сдвигов из формирователя 7 перепишется в счетчики 9, 10. Сдвиги в регистре 2 и управление этими сдвигами осуществляются так же, как и при денормализации, По окончании сдвигов в регистре 2 и счетчиках 9, 10 вновь устанавливается прежний код числа сдвигов, а из счетчика 8 вычитается 1, Как только на выходе счетчика 8 установятся все О, триггер 11 через дешифратор 12 переключится в другое состояние и подаст запрет на коммутатор 5, что запретит установление кода числа сдвигов в счетчиках 9, 10, и на элемент И 17, что запретит прохождение синхросигнала на счетчик 8. На этом заканчивается процесс упаковки или распаковки.При нормализации на формирователь 7 поступает константа, которая устанавливается в счетчиках 9, 10, а на элементы И 19, 2 И - ИЛИ 13 и 2 И - ИЛИ 14 поступает разрешающий сигнал. Таким образом, при нормализации счетчики 9, 10 обьединяются в единый счетчик.Элемент И 19 подключается к инверсному выходу того триггера регистра 2, который является старшим разрядом мантиссы числа с плавающей запятой. На элементах И 19, 2 И - ИЛИ 13 и на коммутаторе 4 будет разрешающий сигнал для сдвигов влево на один разряд до тех пор, пока в старшем разряде мантиссы числа будет О. При этом по каждому такту в регистре 2 производятся сдвиги на один разряд влево и вычитание единицы из содержимого счетчиков 9, 10,Как только в старшем разряде мантиссы появится 1, на элемент И 19 поступит запрещающий сигнал и через элемент 2 И - ИЛИ 13 запретит поступление синхросигналов на вход объединенных счетчиков 9, 10, а через коммутатор 4 запретит сдвиги в регистре 2 и закончится нормализация. При этом на прямых выходах счетчиков 9, 10 будет находиться прямой код порядка нормализованного числа, а в регистре 2 - мантисса нормализованного числа.Таким образом, значительно повышено быстродействие устройства ввода и обеспе 769520чено преобразование чисел с плавающей запятой в числа с фиксированной запятой и наоборот, что особенно важно при обработке сейсмической информации, поступающей с цифровых сейсморазведочных станций, 5 так как освобождает ЭВМ от выполнения этих преобразований.Макет устройства изготовлен и введен в состав процессора для цифровой обработки сейсмической информации в Краснодарском 10 филиале СКБ сейсмической техники и испытан в тресте Краснодарнефтегеофизика.Испытания показали его высокую надежность и эффективность, 15По предварительным расчетам годовая экономия от внедрения одного устройства составит 70 тыс. рублей.В 1977 году намечен выпуск установочной серии процессоров для цифровой обработ ки сейсмической информации, в состав которого входит предложенное устройство.Формула изобретенияУстройство для управления вводом-выво дом информации, содержащее входной коммутатор, вход которого соединен с первым входом устройства, а выход через последовательно соединенные буферный сдвигающий регистр и выходной коммутатор - с зО выходом устройства, первый коммутатор, выход которого соединен со входом буферного сдвигаюгцего регистра, отл ич а ющ е е с я тем, что, с целью повышения быстродействия устройства, в него введены два З 5 счетчика сдвигов, счетчик слов, дешифратор, триггер, второй коммутатор, два формирователя, элементы 2 И - ИЛИ, И, ИЛИ - НЕ, НЕ, причем входы второго коммутатора и первого формирователя соеди О иены со вторым входом устройства, третий вход которого соединен со входом второго формирователя, четвертый и пятый входы устройства через первые формирователь и элемент И соединены с соответствующими входами счетчика слов, выходы которого через дешифратор соединены с входами триггера, выход которого соединен с входом первого элемента И и через последовательно соединенные вторые коммутатор и формирователь - с первыми входами счетчиков сдвигов, вторые входы которых соединены с выходамп соответствующих элементов 2 И - ИЛИ, группы выходов счетчиков сдвигов соединены с входами соответствующих элементов ИЛИ - НЕ, выход первого элемента ИЛИ внепосредственно, а выход второго элемента ИЛИ вчерез элемент НЕ соединены с входами второго элемента И, выход которого соединен с первыми входами первых коммутатора и элемента 2 И - ИЛИ, второй и третий входы которого и первый вход второго элемента 2 И - ИЛИ объединены и соединены с шестым входом устройства, седьмой вход которого соединен с входом третьего элемента И, четвертым входом первого элемента 2 И - ИЛИ п вторым входом второго элемента 2 И - ИЛИ, третий вход которого соединен с выходом первого счетчика сдвига, выход второго элемента ИЛИ - НЕ соединен с четвертым входом второго элемента 2 И - ИЛИ и вторым входом первого коммутатора, третий вход которого соединен с выходом третьего элемента И и пятым входом первого элемента 2 И - ИЛИ, выход буферного сдвпгающего регистра соединен с входом третьего элемента И.Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР Мо 4 б 8234, кл. 6 ОбГ 3/04, 1972.2. Авторское свидетельство СССР Мо 521559, кл. 6 ОбГ 3/04, 1973 (прототип),769520 едосее дактор Л. Утехин Корректор Н. Федоро пографня, пр. Сапунова, 2 ставитель Ю. фТехред О. Пав Заказ 1988/14 Изд. Мз 494 Тираж НПО сПоиск Государственного комитета СССР по дела 113035, Москва, Ж.35, Рауьиская наб