Делительное устройство

Союз СоветскихСоцивлистнческихРеспублик ОЛ ИКАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ и 750505(51) М. Кл. С 06 С 7/16 с присоединением заявки РЙ Гасударственный комнтет(53) УД 681. . 335 (088, 8) Дата опубликования описания 23,07.80(72) Автор изобретения Т. Л, Метс Тартуский филиал Государственного всесоюзного орденаТруцового Красного Знамени научно-исследовательскоготехнологического института ремонта и эксплуатациимашинно-тракторного парка(54) ДЕЛИТЕЛЬНОЕ УСТРОЙСТВО Изобретение относится к аналогоцифровой вычислительной технике и технике аналого-цифрового преобразования.Известно устройство аналого-цифрового преобразования двойным интегрированием11.В этом устройстве преобразование напряжения в код осушествляется путем двухтактового интегрированияНедостатком устройства является низ 1 О кая точность целения, обусловленная тем, что выходной сигнал зависит от длительности интервала интегрирования.Наиболее близким техническим решением является устройство цля деления1 сигналов, содержащее два ключа, инте гратор, генератор интервала времени, компаратор, элемент И, генератор импульсов стандартной частоты, цифровой индикаторный блок и генератор тактовых импульНедостатком этого устройства также является невысокая точность делениях так как зависимость выходного сигнала от длительности интервала интегрирования в данном устройстве устранются за счет введения в устройство генератора цлительности интервала ГСОИ.5( Это вызывает и дополнительные аппаратурные затраты,Целью изобретения является повышение точности деления путем исключения зависимости выходного сигнала от интервала интегрирования. Поставленная цель достигается тем, что в цепптельное устройство, содержащее первый ключ, первый вход которого является входом делимого устройства, второй ключ, первый вход которого является входом целителя устройства, первый интегратор, первый вход которого подключен к выходу первого ключа, компаратор, один вхоц которого подключен к выходу интегратора, а другой вход к шине нулевого потенциала, триггер , вход. которого подключен к выходу компаратора, элемент И, первый вход которого подклю10где 1 ф- ток заряда второго ин 021 ймтегратора,; - среднее значение токазаряда второго интегра тора,К - входной масштабный репзистор второго интегратора.В конце интервала интегрирования Т 1 20 на выходе второго интегратора будет на- пряжение 21 ннт йФИа С 50 з 7505чен к выходу триггера, генератор импульсов стабильной частоты, выход которогоподключен ко второму входу элемента И,вьцсод которого подключен ко входу цифрового индикаторного блока, генератор5тактовых импульсов, выходы которогоподключены к управляющим входам всехключей, элемента И и цифрового индикаторного блока, дополнительно введены второй интегратор, в обратную связь которого включен ключ сброса, вход которого.подключен к выходу второго ключа, третий ключ, первый вход которого подключенк выходу второгоинтегратора, а выходко второму входу первого интегратора.Блок-схема делительного устройствапредставлена на чертеже.Устройство содержит вход 1 напряжения делимого, вход 2 напряжения делителя,ключи 3, 4 и 5, первый интегратор 6 свходными масщтабнымн резисторами 7 и 8 иинтегрирующим конденсатором 9,компаратор10, триггер 1 1, элемент И 1 2, генератор 1 3импульсов стабильной частоты, цифровойиндикаторный блок 14, второй интегратор 15 с входным масштабным резистором 16, интегрирующим конденсатором17 и ключом сброса 18, тактовый генератор 19, выход 20 интервала.Устройство работает следующим обра- З 0зом.В начальном состоянии выходные напряжения интеграторов 6 и 15 равны нулюйннт=Ут-,(0) = О/, Ключи 3,4 и 5 разомкнуты и ключ 18 замкнут,выход триггера 11 имеет запретныйуровень О. В начале интервала интегрирования тактовый генератор 19 замыкаетключи 3 и 5 и размыкает ключ 18. Входные напряжения делимого Ц (1 ) и делителят (С) поданы на входы 1 и 2 соответственно. Начинается интервал интегрирования Т.В течение интервала Т первым ин 45тегратором 6 интегрируют напряжениеделимого У,(1) за время Т 1 в соответствии с выражением:Чф,К(с,)(а = К, 31 Т ЦСгде 1. ( 1. ) =- ток заряда первого ннкттегратора;У . - среднее значение тока заряда первогоинтегратора;Р - входной масщтабныйрезистор первогоинтегратора. 05 4Заряд первого интегратора в конце интервала интегрирования Т,Йинт 2 =,В то же время Т, интегрируют напряжение делителя Ь 1( С ) с помощью второгоинтегратора 15 в соответствии с выражением: где Стт - емкость интегрирующего конденсатора второго интегратора,За интервал Т 2 на выходах интеграторов 6 и 15 будут напряжения инт-, ( С) и 1 интр( МВ момент С= С т, е. в конце интегрирования, тактовый генератор 19 подает импульс сброса на вход индикатор- ного блока 14, разомкнет ключи 3 и 5 и подает на вход триггера 11 сигнал цикла компенсации. На выходе триггера 11 появляется разрешающий уровень 1", который замыкает ключ 4 на втором вхсм де первого интегратора 6. Импульсы 1 т ( С ) генератора 13 стабильной частоты через элемент И поступают в индикаторный блок 14. Компенсацию заряда первого интегратора 6 производят выходным напряженнемуп-( т) =квинт -, второго интегратора 15 до конца интервала компенсации ТкТок компенсации Заряд компенсации=З Г = - Т.1 .т,ки 8В конце интервала компенсации выходное напряжение первого интегратора унт (С )О.Иэ равенства зарядов 1 нтск,Ц согласно выражениям (1) и (2) интервал компенсацииЙ 6,где К= - , К - коэффициент пропорКционяльности1 У, - среднее значение напряжения делимого;Г - среднее значение напряжения-цели геля.В конце интервала компенсации (при (нт(1) = О) срабатывает компаратор 10, который переводит триггер 11 в начальное состояние. На выходе триггера вырабатывается сигнал логического нуля который поступает на вход элемента И и закрывает его. Сигнал с выхода триггера 11 поступает на вход ключа 4 и размыкает его, а также постугвет на вход тактового генератора 19, Сигнал с выхода тактового генератора 19 замыкает ключ 18 и возвращает второй интегратор в начальное состояние.В течение интервала компенсации измеряют время компенсации Тк, заполняя его импульсами постоянной частоты Уг(1. ), Время компенсации Ч пропорциональное отношению напряжений -ЯАне зависит от цлительности интервала интегрирования. Обеспечена возможность деления двух изменяющихся напряжений, усредняя их значения в течение интервала интегрирования.С целью получения аналогового выхода на выход интервала 20 включают усредняющее измерительное устройство. Формула изобретения Делительиое устройство, содержащеепервый ключ, первый вхоц которого яв 5 О 5 О 5 6ляется входом делимого устройства, втьрой ключ, первый вход которого является вхоцом делителя устройства, первыйинтегратор, первый вхоц которого поцключен к выходу первого ключа, компаратор, один вход которого подключен квыходу интегратора, а другой вхоц - кшине нулевого потенциала, триггер, входкоторого подключен к выходу компарато 10 ра, элемент И, первый вход которогоподключен к выхоцу триггера, генераторимпульсов стандартной частоты, выходкоторого подключен ко второму входуэлемента И, выход которого подключен15 ко входу цифрового индикаторного блока,генератор тактовых импульсов, выходыкоторого подключены к управляющим входам всех ключей, элемента И и цифрового индикаторного блока о т л и ч а ю 20 щ е е с я тем, что, с целью повышенияточности деления, путем исключения зависимости выходного сигнала от интервала интегрирования оно содержит второйинтегратор, в обратную связь которого25 включен ключ сброса, вхоц которого подключен к выходу третьего ключа, третийключ, первый вход которого подключен квыходу второго интегратора, а выход -ко второму входу первого интегратора.30 Источники информации,принятые во внимание при экспертизе1. Прянишников В. А. Интегрирующиецифровые вольтметры постоянного тока,Л.: Энергия, 1976, с. 46-49.2, Жук Л, АЛучук А, М,Скуридин В, П, Применение метода поочередного интегрирования сигналов для построения множительнь-целительных устройствкомбинированного типа, Приборостроение,4 О т, Х 1 М 9, 1968, с, 53-54, рис. 1.7 50505 751венного комитет тений и открытий5, Раушская н 4 б 51/39 Тираж ЦНИИПИ Государс по делам изобре113035, Москва, Ж 3 дпис ССС акаэ