Буферное запоминающее устройство

пате Союз СоветскнкСоцнапистическикРеспублик 0 П-В-С)Р Е ИЗОБРЕТЕН ИЯ(23) П рноритет -Опубликовано 25.06.80. Бюллетень,% 23 до делам изобретенийи .открытийДата опубликования описания 28.06.80(54) БУФЕРНОЕ ЗАПОМИНАЮШЕЕ УСТРОЙСГИО Изобретение относится к запоминающим устройствам,Известно устройство, названное "устройством эластичной памяти", широко используеМое в цифровых системах связи 1 .Однако это устройство обеспечивает возможность изменения объема памяти (итогового времени задержки) с одновременными вставками (выпадениями) символов только на входе или только на вы 1 О ходе устройства. Наиболее близким техническим решением к данному изобретению является буферное запоминающее устройство, со 15 держащее накопитель, счетчики записи и считывания, подключенные к дешифраторам и блокам местного .управления 21,Недостатком этого устройства является громоздкость и низкая надежность.При реализации устройства с большим временем задержки слишком сложными оказываются дешифрвторы. Кроме того, необходимость промежуточных выводов ячеек памяти накопителя не дает воэможности испольэовать интегральные схемысредней степени интеграции.Бель изобретения - повышение надежности и упрощение устройства.Поставленная цель достигается тем,что устройство содержит преобразоватепькодов и ключ, информационные входы ксторого соединены соответственно со входом устройства и выходом накопителя,управляющий вход - с выходом счетчиказаписи, а выход - со входом накопителя,входы преобразователя кодов подключенысоответственно к выходам накопителя исчетчика считывания, а выход преобразователя кодов соединен с выходом устройства,На фиг. 1 изображена блок-схема 1 ередложенного устройства, нв фиг. 2 - временная диаграмма, поясняющая работу устройства.Устройство содержит (см. фиг. 1) накопитель 1, состоящий иэ ячеек немы3 743028 4ти 2,1-2,4 (на фиг, 1 число Р ячеекдля конкретности выбрано равным четырем т.е. Р=4), счетчик 3 считывания,счетчик 4 записи, ключ 5, преобразователь 6 кодов, служащий для преобразования дискретного сигнала, следующего со скоростью (Р+1) символов в се;- кунду в дискретный сигнал, следующийсо скоростью б символов в секунду.Устройство также содержит блоки 7 и 8местного управления . Информационныевходы ключа 5 соединены соответственно со входом 9 устройства и выходом накопителя 1, управляющий вход - с выходом счетчика 4, а выход - со входомнакопителя 1, Входы преобразователя 6подключены соответственно к выходамнакопителя 1 и счетчика 3, а выход соединен с выходом 10 устройства,Устройство работает следующим образом,На вход устройства поступает информационная последовательность сигнапов(фиг. 2 а). Посылки этой последовательности пронумерованы числами от 11 до22.Тактовая последовательность (см.фиг. 2 б), используемая для продвиже-ния информации в ячейках памяти 2. 1-2,4,имеет частоту следования в Р+1 раз выше частоты следования информационныхпосылок,45 50 55 Эта же тактовая последовательностьчерез блоки 7 и З поступает на счетчик 4 записи и счетчик 3 считывания.Коэффициент деления счетчиков равенР+1. Поэтому на выходе этих счетчиковформируются серии импульсов с длительностью импульса в один тактовый интер-вал и периодом Р+1 тактовых интервалов.На отрезке времени, запнимаемомодной информационной посыпкой и равном (Р+1)-ому ,тактовому интервалу,может появиться только один импульс,который может занимать одно из Р+1положений (позиций) в пределах однойинформационной посылки. В нашем примере таких позиций 5,.Импульсы, сформированные счетчиком 3. появляются на четвертой позиции (см. фиг. 2 в), импульсы, сформированные счетчиком 4, на второй позиции (см. фиг. 2 е). Позиция, на которойпояваяются импульсы на выходе счетчика 3 или 4, зависит от его установкии может изменяться блоками 7 и 8,Осуществляющими добавление. или вы 5 10 15 20 25 30 35 40 читание импульсов в тактовой последовательности.Импупьсы (см. фиг. 2 8 ), сформированные на выходе счетчика 4 записи, поступают на вход ключа 5, На время длительности импульса ключ5 соединяетвход 9 устройства со входом первойячейки памяти 2, 1 и тем самым разрешает запись информационной последовательности (см. фиг. 2 О) в первуюячейку памяти 2.1. В промежутке между импульсами (см. фиг. 26) вход 9 устройства отключается и восстанавливаетсяцепь обратной связи, соединяющая выходпоследней ячейки памяти 2,4 со входомпервой ячейки памяти 2,1Таким образом, на позиции, отмеченной импульсами (см. фиг, 2 6) счетчика 3 (в нашемпримере на четвертой), происходит запись бит информационной посдедоватепьности (см. фиг. 2 й) в первую ячейкупамяти 2.1,На фиг. 2 показаны номера информационных посылок на выходе первойячейки памяти 2,1. Момент записи каждой из информационных посылок определяется импульсами (фиг, 2 д), Каждаяинформационная посылке, записавшись впервую ячейку памяти 2.1,вновь появляется на выходе этой ячейки черЕз четыре такта. Так как в пределах однойинформационной посылки укладывается5 позиций, то информационная посылкас определенным номером появляется навыходе первой ячейки памяти 2,1 каждый раз на другой позиции: сначалана 4-ой, затем на З-й, 2-ой, 1-ой,5-ой и, наконец, заменяется новой нос ыпкой. На выходе последней (четвертой) ячейки памяти 2.4 импупьсная последовательность ( фиг. 2 д) поступает на вход преобразователя 6. С помощью импупьсов (см. фиг. 2 Е ); поступа щих с выхода счетчика 3 на преобразователь Е; происходит считывание импульсов на выход 10 устройства. Каждый раз преобразователь 6 извлекает из последовательности (см. фиг 2 ц) информационную посылку, совпавшую с импульсом (см, фиг. 2 е), запоминает и выводит ее на свой выход в пределах временного интервала, совпадающего с интервалом, занятым информационной посылкой на входе 9 устройства.Последовательность посылок на выходе преобразователя 6 (и значит, навыходе 10 устройства) показана на фиг. 2 ж.Запись происходит по импульсам, расположенным на четвертой позиции, а считывание - импульсами, расположенными на второй позиции,Это расхождение фаз счетчиков записи 4 и считывания 3 и обеспечивает. задержку, равную 2.Изменив позицию, занимаемую импуль сами .записи (см. фиг. 2 в) или импульсами считывания (см. фиг. 2 е), можно изменять величину задержки информации в устройстве. Это достигается с помощью блока 7 при управлении по входу, либо блока 8 - при управлении по выходу.То, какой из блоков (7 или 8) используется, определяет моменты вставок и выпадения бит, происходящие при изменении величины задержки в устройстве.Предлагаемое устройство является более простым и надежным, чем известное. Формула изобретенияБуферное запоминающее устройство,содержашее накопитель, счетчики записи и считывания, входы которых поиклю-5 чены соответственно к выходам блоковмест%ого управленияе о т л и ч а юш е е с я тем, что, с целью повышениянадежности устройства, оно содержитпреобразователь кодов и ключ, информа1 О ционные входы которого соединены соответственно со входом устройства и выходом накопителя, управляющий вход -с выходом счетчика записи, а выходсо входом накопителя, входы преобразо 15 вателя кодов подключены соответствейно к выходам накопителя и счетчикасчитывания, а выход преобразователякодов соединен с выходом устройства.Источники информации,20 принятые во внимание при экспертизе1. Патент США3042751,кл. 611 С 11/00, опублик, 1962.2. Левин А. С. и Плоткин М. А.ЪОсновы построения цифровых системпередачи, МСвязь", 1975, с. 86Составитель В. РудаковРедактор Т, Киселева Техред И. 11 инц Корректор Н. ГригорукЗакаэ 3626/17 Тираж 662 Подписное ЦНИИПИ Государственного комитета СССР по делам изобретений и открьггий 113038, Москва, Ж 35, Раушская набд, 4/5