Аналоговый умножитель

Союз Советскик Социалистических республикОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДИТЕЛЬСТВУ ц 742965(5)М, Кл.2 с присоединением заявки Мо(23) Приоритет -6 06 6 7/16 Государственный комитет СССР но дедам изобретений и открытий(54) АНАЛОГОВЫЙ УИНОЖИТЕЛЬ Изобретение относится к вычислительной технике, а именно, к аналоговым вычислительным устройствам и может быть использовано в системах и устройствах автоматики.Другой возможной областью применения изобретения является полупроводниковая техника, где оно может быть использовано при производстве аналоговых умножителей на основе гибридных и интегральных микросхем.Известен аналоговый полупроводниковый приборпредставляющий собой пятьдесят пар транзисторов, соединенных между собой в случайной последовательности и функционально являющийся одной парой транзисторов с улучшенными параметрами, Улучшение параметров достигается за счет усред О нения параметров отдельных пар транзисторов.Недостатком описанного устройства является большое число пар транзисторовнеобходимых для получения эффективного усреднения парамет ров при случайном законе их соединения (1.. Известен также умножитель,имеющий первую согласованную пару транзисторов, осуществляющую умножение, вторую согласованную пару транзисторов, логарифмирующую входной сигнал, третью и четвертую согласованную пар транзисторов для задания начального тока в цепи входов, и дифференциальный усилитель первого входного сигнала, первый операционный усилитель второго входного сигнала с транзистором на выходе, подключенным в цепь змиттеров умножающей пары второй операционный усилитель, считывающий выходной сигнал, с умножающей пары, а также ряд согласованных по параметрам резисторов в токозадающих нагрузочных и масштабных цепях 2,Недостатком данного умножителя является сйльное влияние степени согласованности транзисторов, как пар Между собой, так и внутри пары, на точность умножения.Наиболее близким техническим решением является двухквадратное;множительное устройство, содержащее первую дифференциальную пару транзисторов, эмиттеры которых соединены между собой, база первого транзистора через йервый масштабный резистор соединена с первым входом устройства,база второго транзистора через второй мас 742965штабный резистор соединена с подвижным контактом задающего потенциометра, выводы которого поцключены к истоЧиику опорного напряжения, коллектор первого транзистора соединен чеРез третий масштабный резистор с шиной нулевого потенциала и непосредственио с инвертирующим входом первого дифференциального усилителя,в цепи отрицательной обратной связикоторого включен четвертый масштабный резистор, и неинвертирующийвхОд подключен к шине нулевого потенциала, а второй вход устройствачерез пятый масштабный резистор соедийеи с инвертирующим входом усилитейя 3), Устройство содержит также. 0 втОрую дифференциальную пару транзисторов и третий дифференциальный усилитель, в цепи отрицательной обратной связи которого включен шестой масштабный резистор, неинвертирующий вход 20 соЕдинен с шиной нулевого потенциала, инвертирующий вход непосредственно соединен с коллектором второготранзистора первой дифференциальнойпары и через седьмой масштабный 25резистор - с выходом дифференциальноГо усилителя, а выход третьегодифФеренциального усилителя является выходом устройства; базы транзисторов второй дифференциальной парысоединены с третьим входом устройства, эмиттеры подключены к выходувторого дифференциального усилителя,коллектор первого транзистора соединеи с эмиттерами транзисторов первойдиФференциальной пары, а коллекторвторого транзистора - с инвертирующим входом второго дифференциальногоусилителя.Недостатком описанного устройстваявляется невысокая точность умножения, а также дрейф его параметров вовремени,Цель изобретения - увеличение точности умножения и уменьшение временного дрейфа параметров устройства.Указанная цель достигается тем,что в аналоговый умножитель,содержащий первую дифференциальную парутранзисторов, два дифференциальных усилителя включеныв коллекторные цепи транзисторовпервой дифференциальной. пары, вторуюдифференциальную пару транзисторови третий дифференциальный усилитель,вход которого подключен к коллектору,авыход к эмиттеру первого транзистора второй дифференциальной пары,дополнительно введены и дополнительнык дифференциальных пар транзисторов где и = 1,2,3 и определяетсятребуемой точностью умножения), и и Щпитающих транзисторов, при этом коллектор первого транзистора каждойпоследующей дополнительной дифференциальной пары подключен к коллекторувторого транзистора предыдущей допол нительной дифференциальной пары,коллектор второго транзистора каждойпоследующей дополнительной дифференциальной пары подключен к коллекторупервого транзистора предыдущей дополнительной дифференциальной пары, базавторого транзистора которой соединенас базой первого транзистора последующей дополнительной дифференциальнойпары, базы первых транзисторов нечетных дополнительных дифференциальныхпар подключены к базе первого транзистора первой дополнительной дифференциальной пары, а базы первыхтранзисторов четных дополнительныхдифференциальных пар соединены иявляются входом устройства, коллекторы питающих транзисторов подключены к эмиттерам транзисторов соответствующих дополнительных дифференциальных пар, эмиттеры объединены и подключены к эмиттерам транзистороввторой дифференциальной пары, а базыобъединены и подключены к базамтранзисторов второй дифференциальной пары.На чертеже дана схема множительного устройства.Устройство содержит первый дифФеренциальный усилитель 1, масштабные резисторы 2 и 3, второй дифференциальный усилитель 4, резистор 5обратной связи, третий дифференциальный усилитель 6, входной резистор 7,вторая дифференциальная пара 8 транзисторов 9, первая дифференциальнаяпара 10, цепочка и дифференциальныхпар транзисторов 11 и 12, и питающихтранзисторов 13 и 14,Дифференциальные пары транзисторов умножителя могут быть взяты содного или нескольких кристаллов ИС(интегральных схем), а транзисторыдля питания дифференциальных пар содного кристалла или с нескольких,но согласованных между собой. Порядок включения транзисторов в дифференциальных парах меняется на обратный в каждой последующей паре. Достижение эффективного усреднения параметров пар обеспечивается во многораз меньшим количеством приборов,например, четырьмя, пятью,а не пятьюдесятьюкак описано в аналоге, Этотэффект достижим потому, что интегральные транзисторные пары соэдаюсяблагодаря мультиплицированию фотошаблонов по пластине. Иными словамисоздается конфигурация областей транзисторов одной пары и они размножаются сдвигом этого эталона по двумосям на стандартный шаг, В действительности всегда один транзисторхоть немного, но отличается от второго в паре и также чуть несогласованные пары мультйплицируются, Еслисоединять их параллельно по случайному закону, то требуется большоечисло пар для достижения согласова 742965ния, Если включить параллельно 4 пары,но через одну, наоборот, поменявместами транзисторы, то одинаковыеотличия структуры окажутся дважды скаждой стороны и эффективно усреднятся5Предлагаемая структура умножителяне требует применения пар с одногокристалла, поскольку каждая парауправляется током от отдельного транзистора источника тока, 10Умножитель работает следующимобразом.На базовые входы первой и второйдифференциальных пар подается двухполярный сигнал первого сомнснкителя, вызывающий разбаланс их коллекторных токов, Чем больше величина первого сомножителя, тем больше соответствующее ему напряжение, темсильнее разбаланс транзисторныхпар. Все транзисторные пары соединены параллельно коллекторами иподключены к согласованной паре резисторов, общая точка которой управляется выходом дифференциального усилителя, поддерживающего на коллекторах 25первого плеча .балансных, пар нулевойпотенциал, Выходной дифференциальныйусилитель поддерживает нулевой потенциал на втором плече балансных парпреобразуя разностный ток согласованных резисторов н выходной сигнал.Благодаря нулевым потенциалам коллекторов, транзисторы работают при минимально возможной мощности рассеяния,разбросы их параметров показывают35минимальное воздействие, при этомсогласованность транзисторов пар выше,чем при подогреве протекающимток ом.В эмиттер каждой транзисторнойпары включен транзистор питания,управляемый от общего регулирующегооперационного усилителя, получающего сигнал со специального токозадающего транзистора, составляющего с указанными транзисторами токовое зеркало, В этот токозадающий транзисторчерез эталонный резистор задаетсяоднополярный сигнал второго сомножителя, По сравнению с известными техническими решениями предлагаемый умножитель имеет ряд существенных преимуществ,В известной ИС, если Пб какой-топары больше, чем у остальных пар,в ней течет меньший ток коллекторов, 55чем в остальных, поскольку нсеэмиттеры соединены в одной точке.В предлагаемой схеме н основную и вкаждую дополнительную пару транзисторов ток эмиттеров задается прину- б 0дительно от специального транзистора,поэтому токи эмиттеров во всех парахравны, и несогласованность попараметру Ц оказывается устраненной.В известной ИС применены случайные б 5 соединения транзисторов, поэтому соединять их надо мноГо - 50 пар, В предлагаемой схемеприменена такая. последовательность включения транзисторов, которая приводит к усреднению параметра ьУб наиболее быстро, на минимальном числе пар, например, на четырех, а не на пятидесяти,При том, что предлагаемая схема эффективно устраняет несогласован - ность параметров как И нсех пар аЭР так же дскб всех пар, эффект согласования достигается на числе пар транзисторов, примерно в десять раз меньшем, чем в известных схемах,Из-за минимального напряжения У = Б 5 и минимальной рассеиваемой мощности, разброс параметров отдельных пар сказывается в минимальной степени, что приводит к еще большему увеличению точности умножения, .Предложенная схема умножителя позволяет сущестненно увеличить точность умножения и уменьшить временной дрейф параметров. Это достигает- ся путем усреднения параметровтранзисторных пар, Предложенная схема может быть выполнена на отдельных микросхемах и н гибридном варианте, а также на одном кристалле. В случае выполнения схемы на отдельных элементах или в гибридном исполнении удается повысить точность в 5 раз, ав случае выполнения схемы на одном кристалле точность может быть увеличена н 7-10 раз. Временной дрейф параметров уменьшен в 4-5 раз.Формула изобретенияАналоговый умножитель, содержащий первую дифференциальную пару транзисторов, дна диФференциальных усипителя, включенные в коллекторные цепи транзисторон первой дифференциальной пары, вторую дифференциальную пару транзисторов и третий дифференциальный усилитель, вход которого подключен к коллектору, а выход к эмиттеру первого транзистора второй дифференциальной пары, о т л и ч а ю щ и й с я тем, что, с целью увеличения точности умножения и уменьшения временного дрейфа параметров устройства, в него ннедены и дополнительных дифференциальных пар транзисторов и и питающих транзисторов, при этом коллектор первого транзистора каждой последующей дополнительной дифференциальной пары подключен к коллектору второго транзистора предыдущей дополнительной дифференциальной пары, коллектор нторого транзистора каждой последующей дополнительной дифференциальной пары подключен к коллектору первого транзистора предыдущей дополнительной дифференциальной пары, база второго транзистора которой соединена с базой первого транзистора последующей дополнительной дифферен742965 Составитель Т,СапуноваТехред М. Петко Корректор Г,Назарова Редактор П,Макаревич Заказ 3620/16 Тираж 751 Подписное ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5филиал ППП Патент, г. Ужгород, ул. Проектная,циальной пары, базы первых транзисторов нечетных дополнительных дифференциальных пар подключены к базепервого транзистора первой дополнительной дифференциальной пары, абазы первых транзисторов четных 5дополнительных дифференциальных п арсоединены и являются входом устройства, коллекторы питающих транзисторов подключены к эмиттерам транзисторов соответствующих дополнительныхдифференциальных пар, эмиттеры объединеиы и подключены к эмиттерам транзисторов второД дифференциальной пары,а базы объединены и подключены к базам транзисторов второй дифференциальной пары,Источники информации,принятые во внимание при экспертизе1, Микросхема, моделирующая согласованные транзисторные парыЭлект(lроника, т, 49, 9 22, 1976, с,84-85,2, Справочник по нелинейным схемам. Проектирование устройств набазе аналоговых функциональных модулей и интегральных схем. Под ред.Д.Шейнгольда, М., Мир, 1977,3, Авторское свидетельство СССР9545 992, кл . С 06 С 7/16, 15 . 04,75