Логическое устройство

(51)М. Кл, Н 03 К 19/08 с присоединением заявки РЙ -Гасударственный кемнтет СССР.3 74 (088,8 ) Дата опубликования описания 30,05,80 до делам нэаеретеннй н втхрмтнй(54) ЛОГИЧЕСКОЕ УСТРОЙСТВОИзобретение относится к автоматикетепемеханике и вычислительной техникеи может быть использовано в узлахстыковки логических и управляющих токовых сигналов, в частности как блоксхемы управления постоянного репрограм 5мируемого запоминающего устройства сматрицей запоминающих апементов наоснове хапькогенидных стекоп,Известно погическое устройство (фортомироватепь разрядной записи-усилительвоспроизведения), содержащее входныевыходные и управпяющие транзисторы,диоды и резисторы ЦЭто логическое устройство имеет весьма сложное построение, значительныепотребляемую мощность и напряжениепитания, снизить которые не представпяется возможным.Наиболее близким к предлагаемомупо технической сущности явпяется логическое устройство, содержащее две входные цепи, два выходных двухемиттерныхтранзистора, один из эмиттеров которых 2йодкпючен к базе того жетранзистора и через соответствующий резистор- к шире" нуттевого=Паеттййайа,=й второй"- непазредственно к шине. нулевого потенпи- апа. Коллекторы выходных транзисторов "сбедннены"."с"соответствующими выходами устройства и через соответствующие резисторы - с шиной питания. ива уп-равпяющих транзистора также выпопиеньт двухамиттерными, причем один из амиттеров каждого иэ этих транзисторов подкпючен к базе того же транзистора и через собтветствующий резистор к шине нулевого йотенциапа, а второй непосредственно - к шине нулевого погенпиапа, Колпекторыуйравпяющйх транэйсторов объединены и через резистор подключены к шине питания; а также через диод ь пря- мом -вкпючении - к базе первого выходного транзйстора (21Недостатки известного устройства эакаочайтся в спожнтэстиконструктйвного испопнения, в том, что погические сигнапы на выходах устройства действуют в-". ФФмай(вследствие включения в устройство многоэмиттерных транзисторов и шести диодов),Цель изобретения - расширение функциональных возможностей устройства, снижение потребляемой мощности, повышение надежности и улучшение температурного режима,Поставленная цель достигается темчто в логическом устройстве, содержащем два входных, два выходных и управляющий транзисторы, диод и резисторы, эмиттеры входных транзисторов подключены к соответствующим входам устройства, базы- через резисторьг к источнику питания, коллектор второго выходного транзистора подключен к соответствующему выходу устройства и через резистор - к источнику питания, а эмиттеры выходных транзисторов - к шине нулевого потенциала, коллектор первоговходного транзистора соединен с базойуправляющего транзистора, эмиттер которого подсоединен к коллектору первого вь 1 ходного транзистора, база которого связана с катодом диода, а анод - с коплек- зотором второго выходного транзистора, аколлекторы управляющего и первого выходного транзисторов через соответствующие резисторы подключены к первому выходу устройства. 35На чертеже схематически представлено логическое устройство.Эмиттер первого входногЬ транзистора 1 подключен к первому входу 2 устройства. База транзистора 1 через резистор соединена с источником питания+Е Коллектор транзистора 1 связанс базой управляющего транзистора 3, Коллектор транзистора 3 через резистор 4подсоединен к первому выходу 5 устройства. Эмиттер транзистора 3 подключенк коллектору первого выходногО транзистора 6 и через резистор к первому выходу 5 устройства. Эмиттер транзистора6 соединен с шиной нулевого потенциала,а база его - с катодом диода 7, анодкоторого связан с коллектором второговыходного транзистора 8, со вторым выходом 9 устройства и через резистор -с источником питания. Эмиттер транзистора 10 подсоединен ко второму входуустройства 12,Таким образом, устройство содержитдва управляющих входа (2- информацион 1 фных сигналов логического "0" или "1"и 12 - выбора режима), подача сигналовна которые обеспечивает управление состояниями двух выходов (9 - с действующими потенциалами сигналов логического"О" или "1", 5 - с действующими трехуровневыми токовыми сигналами (отсутствие тока, нормированный ток малой величины, нормированный ток большой величины), Это позволяет выходными потенциальными сигналами логического "0"или "1" с выхода 9 управлять режимомработы блоков схемы управления путемразрешения или запрета работы блоков,а токовые выходные сигналы с выхода 5использовать для записи информации вячейки матрицы памяти,Логическое устройство работает следующим образом.Пусть ко входу 12 приложен потенциал логической "1" и по эмиттеру транзисторы 10 действует втекающий ток.От источника питания + через резистор11, открытый переход база-коллектор транзистора 10 в базу транзистора 8 протекает ток, Транзистор 8 открывается и пропускает ток от ФГ, На выходе 9 устанавливается потенциал логического "0",который прикладывается также к анодудиода 7, Транзистор 6 заперт из-за отсутствия базового тока, через транзистор6 и выход 5 ток не протекает, независимо от состояния транзистора 3 и сигналапо входу 2,При действии по входу 12 сигнала "логического "0" ток от источника питания.Гчерез резистор 11 и переход базаэмиттер транзистора 10 замыкается на источник входного сигнала логического "О . Отсутствие базового тока транзистора 8 запирает транзистор, и по выходу9 устанавливается потенциал логической "1", который через диод 7 отпирает переход база-эмиттер транзистора 6, Через открытый транзистор 6 образуется цепьдля протекания токового сигнала по вы- ходу 5; Нормирование величины этого токового сйгнапа производится управляющимсигналом по входу 2, Пусть ко входу 2приложен потенциал логического "0". Ток через переход база-эмиттер транзистора 1 замыкается на источник входного сигнала. Транзистор 3 заперти цепь из резистора 4 и закрытого транзистора 3 не шунтирует резистор в коллекторе транзистора 6. Величина тока, протекающего по цепи выход 5 и открытый транзистор 6, нормируется величиной резисторов в коллекторе транзистора 6.738171 Запись Сч ва ятые"Оф 1" приД=О "0" "1 при 7=0 У 0 тен При действии по входу "2 управляющего потенциала логической "1" протекающий через резистор в цепи. базы транзистора 1 ток от источника Еотпирает транзистор 3. Это приводит к подключению к коллектору транзистора 6 шунтирующей цепи из,резистора .4 и открытого транзистора 3, что обеспечивает протека-ние по цепи выход 5 и открытый транзистор 6 второго нормированного значения тока.Работа устройства определяется таблицей истинности.Предлагаемое устройство отличается простотой исполнения всего лишь 5 транзисторов, 1 диод, 5 резисторов. Формула изобре ияЛогическое устройство, содержащее два входных, два выходных и управляющий транзисторы, диод и резисторы, эмиттеры входных транзисторов подключены к соответствующим входам устройства, базй через резисторы к источнику литания,1коллектор второго выходного транзистора подключен к соответствующему выходу , устройства и через резистор - к источнику питания, а эмиттеры выходных транзисторов - к шине нулевого потенциала, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных воз. можностей, снижения потребляемой мощности; повышения надежности и улучше 6Оно позволяет расширить функциональные возможности, т.е, обеспечить трехуровневь 1 е выходные токовые сигналы снормированными величинами токов по вы15 "ходу 5 и логические управляющие сигналы по выходу 9, что существенно расширяет область использования устройства.Уменьшение числа элементов и возможность снижения напряжения питания 1 до 2,5 В обеспечивает снижение потребляемой устройством мощности, Кроме то го обеспечивается улучшение температурного режима кристалла и повышение надежности устройства за счет уменьшения 15 общего числа элементов,межсоединенййи количества контактов,ния температурного режима, коллекторпервого входного транзистора соединенс базой управляющего транзистора, амиттер которого подсоединенк коллекторуО первого выходйого транзистора, база которого связана с катодом диода, а анодс коллектором второго выходного тран.зистора, а коллекторы управляющего ипервого выходйого транзисторов черезсоответствующие резисторы подключейык первому выходу устройства."+" -"-Источники информации,принятые во внимание при акспертизе1, "Каталог интегральных микросхемч. 1, изд. ЦБП, 1973-1974, с.,260,2, ИМ С К 134 РУ 6 ЧТУ бКО 347,083 Т 49 (прототип).Филиал ППП "Патент, г. Ужгород, ул. Проектн Заказ 2574/10 Тираж 998 ЦНИИПИ Государственного по делам изобретений и 113035, Москва, Ж, РаПодписноекомитета СССРоткрытийшская наб д. 4/