Аналого-цифровой преобразователь

м;1:.". г Р к, э и " ."ОЛ ЙСАНЙ Е ЙЗОБРЕТЕН ЙЯ Союз СоветскихСоциалистическихРеспублик 111711678 ополнитель(22) Заявлено 05,05,77 (2 с присоединением заявки Хе (23) Приоритетде делам изобрет и етхрмтий Опубликовано 25.01,80, Бюллетень м З) УДК 681.325. И. Лавруше ский филиал Киевск а имени 50-летия Ве ена Ленин о о кой литехническогосоциалистической 1) Заявитель илстит ябрьско еволюции 54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛ Изобретение относится к области вычислительной техники и цифровых измерительных прибо. ров и может быть использовано для преобразования мгновенного значения переменного напряжения в цифровой код.Известны аналого. цифровые преобразователи параллельно последовательного типа для преобразования мгновенного значения переменного напряжения в цифровой код, построенные по известной классической схеме, в которой уро 16 вень сигнала для последующего набора компа. раторов образуется вычитанием в сумматоре уровней входного сигнала и сигнала, полученного на предыдущем такте 1.Такие аналого-цифровые преобразователи име 1 ют недостаточно высокое быстродействие.Наиболее близким по технической сущности к предложенному является аналого-цифровой преобразователь параллельно-последовательного типа, содержащий два набора компараторов, шифраторы, регистры,цифроаналоговый преобразователь, сумматор и резисторные делители эталонного напряжения, на первом такте работы которого определяются старшие, а на втором младшие разряды выходного двоичного кода 21К недостаткам этого преобразователя следует отнести низкое быстродействие по сравнению с аналого-цифровым преобразователем непосредственного считывания, содержащим один набор компараторов по числу уровней квантования входной величины.Целью изобретения является повышение быстродействия.Поставленная цель достигается тем, что в аналого-цифровой преобразователь параллельно- последовательного типа, содержащии два резисторных делителя эталонных напряжений, два набора компараторов, выходы которых через соответствующие шифраторы соединены с пер. выми входами соответствующих регистров, управляющие входы которых и управляющий вход второго шифратора соединены с соответствующими шинами тактовых импульсов, допол нительно введены два дифференциальных усилителя, логический блок управления и блок выборки и хранения, первый и второй входы которого соединены соответственно с шиной7116 3входного сигнала и шиной тактовых импуль. сов, первый выход блока выборки и хранения соединен с первым входом компараторов перво. го набора, второй выход блока выборки и хранения соединен с первыми входами первого и второго дифференциальных усилителей, вторые входы которых соединены соответственно с первым источником эталонного напряжения и шиной "земля", а выходы первого и второго дифференциальных усилителей соединены с вхо. 1 О дами первого резисторного делителя эталонного напряжения, выход которого соединен с вторым входом компараторов первого набора, а вы. ход второго дифференциального усилителя соеди. нен также с первым входом компараторов второго5 набора, второй вход которого соединен с выходом второго резисторного делителя эталонного напряжения, входы которого соединены соответственно с вторым источником эталонного напряжения и шиной "земля", причем выход 0 компараторов второго набора через логический блок управления соединен с вторым входом . первого регистра.На чертеже изображена структурная электрическая схема аналого. цифрового преобразовате ля.Входной сигнал Овпоступает на вход бло. ка 1 выборки и хранения имеющего два выхода, первый нз них соединен с одними входа. ми компараторов 2 первого набора, второй с з 0 одними из входов дифференциальных усилителей 3, 4, второй вход первого дифференциального усилителя 3 подключен к первому источнику эталонного напряжения О., второй вход второго дифференциального усйлителя 4 соеди- з 5 нен с шиной "земля., а между выходами дифференциальных усилителей 3, 4 включен резисторный делитель 5 эталонного напряжения, выходы которого подсоединены к второму вхо. ду компараторов 2, выход компараторов 2 40 первого набора соединен с входом первого шиф. ратора 6, выход последнего соединен с входами первого регистра 7, выход второго дифференциального усилителя 4,одновременно подключен к первым вход,м компараторов 8 второго на бора, а второй вход компараторов 8 соединен с выходом второго резисторного делителя 9 эталонного напряжения О . выход компарато.этров 8 второго набора подсоединен к входу вто. рого шифратора 10 и одновременно к входу 50 логического блока 11 управления, выходы шиф. ратора 10 подключены к входам второго регистра 12, а выход логического блока 11 уп. равления подключен к второму входу первого регистра 7, управляющие входы регистров 7, ы 8, шифратора 10 и блока 1 выборки и хранения соединены с шинами тактовых импульсов.Аналого-цифровой преобразователь работает следующим образом. 78 4Входной аналоговый сигнал поступает на блок 1 выборки и хранения, который произво. дит дискретизацию его во времени. Блок 1 выборки и хранения имеет два независимых выхо. да. Один из них обеспечивает хранение мгновенного значения входной величины на время цикла преобразования и соединен с входами ком. параторов 2 первого набора (младшие разряды). Другой выход блока 1 выборки и хранения выполнен таким образом, что после времени И, необходимого для срабатывания компаратора, происходит быстрое уменьшение хранимого значения входной величины до нуля, по экспоненте (емкостной разряд). Этот выход подключен к входам дифференциальных усилителей 3, 4, образующих вместе с резисторами делителя 5 "управляемый делитель" с О равным величине кванта грубого отсчета.Итак, после поступления тактового импульса на выходах блока 1 выборки и хранения появляются потенциалы,. соответствующие мгновенному значению входного сигнала. Ввиду того, что уровни на выходе делителя 5 эталонного напряжения приподняты над уровнем входного сигнала, компараторы 2 первого набора (младшие разряды) сработать не могут, Мгновенное значение входного сигнала со второго выхода блока 1 выборки и хранения через дифференциальный усилитель 4 поступает на входы компараторов 8 второго набора (старшие разряды) и в течение времени Ей вызывает срабатывание соответствующих из них. Сразу же соответствующая комбинация поступает на вход шифратора 10 и затем в виде двоичного кода записывается в регистр 12 (по соот ветствующему тактирующему импульсу), В то время, когда срабатывают компараторы 8 второго набора начинается быстрое уменьшение уровня на втором выходе блока 1 выборки и хранения и соо 1 ветственйо на входах "управляемого делителя". В этом процессе на. ступит такой момент, когда уровень на одном из входов "управляемого делителя", который подключен к выходу второго дифференциально. го усилителя 4 и одновременно к одним вхо. дам компараторов 8 второго набора, станет равным уровню, зафиксированному компарато. рами 8 второго набора.Если предположить, что во втором наборе компараторов 8, где осуществляется грубая оценка входного сигнала, сработали два компа. ратора, тогда уровень входного сигнала лежит между уровнями срабатывания второго и треть. его комйараторов. Таким образом, если уровень на одном из входов "управляемого делителя", который подключен к выходу второго дифференциального усилителя 4 и одновременно к одним входам компараторов 8 второго набора, станет равным уровню срабатывания вто.5 71рого компаратора, а уровни эталонного напряжения на выходах "управляемого делителя"заполнят зону между, уровнями срабатываниявторого и третьего компараторов 8 второго на.бора, то в это время количество сработавшихкомпараторов 2 первого набора будет соответ.ствовать более точно измеренной разности между уровнем входного сигнала и уровнем срабатывания второго компаратора 8 второго набо- ,ра,К выходам компараторов 8 второго набораподключен логический блок 11 управления, не.обходимый для того, чтобы выработать разрешающий импульс для записи в регистр 7 младших разрядов в тот момент времени, когдаэто значение правильно измерено компараторами 2 первого набора. Логический блок 11 управления выполнен таким образом, что онформирует непродолжительный разрешающийимпульс только в тот момент, когда какой-либо из сработавших компараторов 8 второго набора возвращается в исходное состояние.Время задержки сигнала в логическом бло-.ке 11 управления равно задержке в шифраторе, поэтому правильно отсчитанное компараторами 2 первого набора значение входной величины поступает на вход регистра 7 младшихразрядов одновременно с разрешающим им.пульсом и фиксируется.Таким образом, время,необходимое для преобразования входного аналогового сигнала вцифровой код, в данном устройстве значитель.но сокращается.Формула изобретенияАналого-цифровой преобразователь парал.лельно-последовательного типа, содержащий два резисторных делителя эталонных напряжений, два набора компараторов, выходы кото 1678 6рых через соответствующие шифраторы соединены с первыми входами соответствующих регистров, управляющие входы которых и управляющийвход второго шифратора соединеныс соответствующими шинами тактовых им.пульсов, о т л и ч а ю щ и й с я тем, что, с целью увеличения быстродействия, в него дополнительно введены два дифференциальных усили.теля, логический блок управления и блок вы. О борки и хранения, первый и второй входы которого соединены соответственно с шиной входного сигнала и шиной тактовых импульсов, пер.вый выход блока выборки и хранения соединен с первым входом,компараторов первого 15 набора, второй выход блока выборки и хранения соединен с первыми входами первого и вто.рого дифференциальных усилителей, вторыевходы которых соединены соответственно спервым источником эталонного напряжения и 2 О шиной "земля", а выходы первого и второгодифференциальных усилителей соединены с входами первого резисторного делителя эталонногонапряжения, выход которого соединен с вторымвходом компараторов первого набора, а выход 25 второго дифференциального усилителя соединентакже с первым входом компараторов второгонабора, второй вход которого соединен с выходом второго резисторного делителя эталонного напряжения, входы которого соединены со. ЗО:ответственно с вторым источником эталонногонапряжения и шиной "земля", причем выходкомпараторов второго набора через логическийблок управления соединен с вторым входомпервого регистра.35Источники информации,принятые во внимание при экспертизе 1, Авторское свидетельство СССР У 337936,кл. Н 03 К 13/175, 05.10.70. 40 2. Авторское свидетельство СССР Иф 407423,кл. Н 03 К 13/18, 23.02.72 (прототип),711678 Составитель И. Стомактор Н, Ве,:елкина Техред З,Фанта Корректор Г. Назаров Заказ 9026/4 2, Тираж 995 ЦНИИПИ Государственного комитета ССС по делам изобретений и открытий 13035; Москва, Ж - 35, Раушскал наб., д. 4одписное Филиал ППП "Патент", г. Ужгород, ул. Проектная,