Устройство для суммирования сигналов

О ПИ;"Я.:АНИ Е ИЗОБРЕТЕНИЯ Союз Советских Социалистических Республик(22) Заявлено 2906,77(21) 2500743/18-24 с присоединением заявки Мо(23) Приоритет Государственный кои итет СССР по делаи изобретений и открытий(71) Заявитель Ордена Ленина Институт проблем управления(54) УСТРОЙСТВО ДЛЯ СУММИРОВАНИЯ СИГНАЛОВ Изобретение относится к областиавтоматики и вычислительной техники, в частности к аналоговой вычислительной технике,Известны устройства для суммирования, сигналов, состоящие из двухпоследовательно соединенных суммирующих операционных усилителей 1,Подобные устройства используют дляполучения взвешенных сумм входныхнапряжений, для инвертирования напряжений и в качестве эадатчиков нап-,ряжений. Недостатком таких устройствявляется неточность коэфФициентов пе-;редачи и их нестабильность, вызываемые нестабильностью и неточностью.масштабных резисторов,Наиболее близким техническим решением к предлагаемому изобретению 20 является устройство для суммирования сигналов, содержащее резистивный делитель напряжения, крайние вы" воды которого являются входами устройства, а средний вывод подключен 25 к неинвертирующему входу дифференциального усилителя, подсоединенного инвертирующим входом к одним выво" дам масштабных резисторрв и через резистор обратной связи - к своему 30 выходу, который явл яе тся выходом устройства 121.Недостатком такого устройства являются недостаточно высокие стабильность и точность.Цель изобретения - повысить стабильность и точность работы устройства.Это достигается тем, что устройство содержит дополнительный резистивный делитель напряжения, блок коммутации, первый выход которого подключен к управляющим входам четырех пар ключей, и три дополнительных дифференциальных усилителя, выходы которых подсоединены к другим выводам соответствующих масштабных резисторов, а управляющие входы подключены ко второму выходу блока коммутации, крайние выводы дополнительного резистивного делителя напряжения подключены через две пары ключей ко входам устройства и через две другие пары ключей-к первым входам двух соответствующих дополнительных дифференциальных усилителей, вторые входы которых нодсоединены ко входаМ устройства, первый вход третьего дополнительного дифФеренциального усилителя подключенк среднему выводу дополнительного реэистивного делителя напряжения, а его второй вход соединен с выходом устройства.На фиг. 1 дана структурная принцйпиальная схема устройства 1 на Фиг. 2 - вариант устройства, рабо". тающего в режиме инвертирования; на Фиг. 3 - то же в режиме удвоения; на Фиг. 4 - использование устррйства для алгебраического суммирования с произвольными коэффициентами. Устройство содержит реэистйвчый делитель 1 напряжения с крайними выводами 2 и 3 и средним выводом 4, дифФеренциальный усилитель 5 с неинвертирующим входом 6, инвертирующим входом 7 и выходом 8 и резистор 9 цепи обратной связи. Кроме .того, в его состав введены три дополнительных дифференциальных усилителя 10-12 с первымн входами 13-15, вторыми входами 16-18 и выходами 19-21, блок 22 коммутации с выходами 23 и 24, дополнительный резистивный делитель 25 напряжения с крайними выводами 26 и 27 и средним выводом 28, ключи 29 - 36. К инвертируЮщему входу 7 дифференциального усилителя 5 подключены масштабные резисторы 37-39.1Выводы 2 и 3 входного резистивноГо делителя напряжения 1, являющиеся входами устройства, соединены соответственно с вторыми входами 16 и 17 дифференциальных усилителей 10 и 11. Через ключи 29 и 32 вход устройства 3 соединен с крайними выводами 26 и 27 второго резистивного делителя напряжения 25, которые соединены также со входом устройства 2 соответственно через ключи 30 и 31, спервым входом 13 первого дифференциального усилителя 10 - через ключи 34 и 35, а с первым входом 14 второго дифференциального усилителя, 11 " соответственно через ключи 33 и 36, Средний выход 4 входного резистивного делителя 1 напряжения соединен с неинвертирующим входом 6 дифференциального уси,Мителя 5, а средний выводвторого резистивного делителя 25 напряжения - с первым входом 15 третьего дифференциального усилителя 12, Второй вход 18 которого соединен с Выходом 8 дифференциального усилителя 5"являющимся и выходом устройства, Первый выход 23 блока 22 коммутации соединен с управляющими входами ключей 29 - 36, а второй выход 24 - с управляющими входами дифференциальных усилителей 10- 12, выходы 19 - 21 которых соединены с масштабными резисторами 37 - 39,Устройство работает следующим Образом.60 65 точные напряжения, суммируясь свходными напряжениями, могут вызвать погрешность определения полусуммы, Для уменьшения этой составляющей погрешности в схему устройства введены также два дифференциОсновным режимом работы являетсяполучение полусуммы входных напряжений. Для этого сопротивления реэисто"ров резистивных делителей 1 и 25напряжения выбирают. примерно равными(с точностью, максимально достижимой иэ технических соображений), Вэтом случае на выходе 8 операционного усилителя 5 получается напряжение,примерно равное полусумме входныхнапряжений (при отключенной остальной части схемы) .Для коррекции выход.ного напряжения используют дополнительный делитель 25 напряжения. Входы 26 и 27 этого делителя при помощи поочередно попарно отпираемыхключей 29, 31 и 30, 32коммутируемыхблоком 22 коммутации, соединяют поочередно соответственно со входами2 и 3 либо соответственно со входами 3 и 2 устройства. При этом навыходе резистивного делителя 25 напряжения появляются напряжения Х иХ 2, КОЛЕблющиеся (при идеальных ключах 29 - 32) относительно полусуммывходных напряжений -"а с равной 25 амплитудой. Разность-полусуммы напряжений Х и Х выходного напряжения у усйливается третьим дифферент"циальным усилителем 12, и с соответствующим знаком, подается через 30 масштабный резистор 39 на инвертирующий вход 7 дифференциального усилителя 5, Если выходное напряжениеу точно равно полусумме входных напряжений ф, указанная разность 35 равна нулю, поэтому выходное напряжение дифференциального усилителя12 при этом равно нулю, Если" в в- фтравновесие нарушается и с выхода221 дифференциального уилителя 12 4 О через масштабный резистор 39 поступает ток, уменыующий отклонениеу от полусуммы -Яд- При достаточно большом коэффициенте усиления дифференциального усилителя 12это отклонение может быть значительно уменьшено (в несколько тысяч раз, аналогично дрейфу обычногооперационного усилителя), Во столько же раз возрастает точность определения полусуммы входных напряжений. Это справедливо при идеальныхключах, например в случае использования в качестве ключей 29 - 32контактов реле, и выполнении дифФеренциального усилителя 12 по 55 структуре модулятор-усилитель переменного тока-демодулятор (структуратипа МДМ), Если же в устройстве используют электронные ключи, например,на полевых транзисторахих оста 693388альных усилителя 1 и и 1 и ключи33 - 36. Управление ключами 34 и35 производят так, чтобы первый ивторой входы 13 и 16 дифференциального усилителя 10 поочередно подключались параллельно открытым в этот мо мент ключаМ 30 и 31,подключенным ковходу 2 устройства. Сумма остаточных напряжений, возникающих поочередно на ключах 30 и 31 усиливается дифференциальным усилителем 10и в качестве поправки подается ссоответствующим знаком на масштабный резистор 38 дифференциальногоусилителя 5, Остаточные напряженияключей 29 и 32 корректируются аналогично при помощи. ключей 33 и 36,Ф . в,дифференциального усилителя 11 и резистора 37, Выбирая соответствующиезначения коэффициентов передачи изнаки ук аэ ан ных поправокможно прах 2тически избавиться от влияния остаеточных напряжений ключей.Таким образом, в основном режи"ме устройство позволяет определитьполусумму входных напряжений с погрешностью, в несколько тысяч разменьшей, чем погреаность реэистивных делителей 1 и 25 напряжения(практически с точностью до 10"ф Ъ).Режимы прецизионного суммирования при коэффициентах, не равных0,5,могут быть получены обычными способами,путем использования несколькихустройств, выполнаощих операцию определения полусуммы, и вспомогательныхоперационных усилителей, 35Так, например, точное инвертирование можно получить, в виде неявной Функции +(, включив устройство 40, работающее в режиме определения полусуммы, в цепь обратной 4 Освязи операционноГо усилителя 41,(см. Фиг. 2).На фиг, 3 показано использованиеустройства 40, работающего в режимеопределения полусумьи, и операционного усилителя 41 в режиме прецизион.ного удвоенного напряжения;Применяя последовательное и параллельное соединение несколькихустройств 40, работающих в режимеопределения полусумьы, и устройства 42 инвертирования (см, Фиг. 4)и удвоения, можно производить суммирование с произвольными коэффициентами, аналогично тому, как этопроизводится в цифроаналоговых пре-образователях (на Фиг. 4 показанпример устройства для прецйэионного суммирования вида у=-0,75х + 0,125 х). Аналогично цифроайалоговым преобразователям, млад- б(шие разряды составных сумматоровмогут быть сравнительно неточнымии выполнены на обычных сумматорах.Описанные устройства для прецизионного суммирования могут быть ис-, б 5 пользованы в качестве прецизионных источников опорного напряжения нелинейных аналоговых устройств, аналого-цифровых и цифроаналоговых преобразователей, в качестве задатчиков напряжения и для калибровки прецизионных аналого-цифровых и цифроаналоговых преобразователейТочность и стабильность подобных устройств может быть значительно выше, чем точность и стабильность используемых в этих схемах резистивных делителей напряжения. При современных элементах схем погрешность укаэанных устройств может быть снижена до уровня нескольких Микровольт, т.е. примерно до 0,0001 на шкале 10 В,Формула из обретенияУстройство для суммирования сигналов, содержащее реэистивный делительнапряжения, крайние выводы которогоявляются входами устройства, а средний вывод подключен к неинвертирую.,щему входу дифференциального усилителя, подсоединенного инвертирующим :входом к одним выводам масштабныхрезисторов и через резистор обратной сяязи - к своему выходукоторый является выходом устройст,ва, о т л и ча ю щ е е с я тем, ,что, с целью повыаения стабильности и точности работы устройства, оносодержиг дополнительный резистивный делитель напряжения, блок коммутации, первый выход которого подключен к управляющим входам четырех пар ключей, и три дополнительных дифФеренциальных усилителя, выходы которых подсоединены к другим,выводам соответствующих мааатабных резисторов, а управляющие входы подключены ко второму выходу блока коммутации, крайние выводы дополнитель" ного резистивного делителя напряжения подключены через две ары ключей ко входам устройства н через две других пары ключей к первым входам двух соответствующих дополнительныхдифференциальных усилителей, вторыевходы которых подсоединены ко входам устройства, первый вход третьего дополнительного дифференциального усилителя йодключен к среднему выводу дополнительного резистивного делителя напряжения, а еговторой вход соединен с выходом устройства,Источники информации,принятые во внимание при экспертизе1, Смолов В,В. Аналоговые вычислительные машины, М., 1972, с. 143.2. Справочник по нелинейным схемам. Под ред,Л.Шейнгелда, ММир, 1977, с. 274 (прототип) .