Устройство для вычисления свертки функций

(22) Залалено 260577(21) 2490260/18-24 (53)М. КЛ. с присоединением заявки ЙУ(23) Приоритет С 066 7/19 Гееуецктмимый коевтет СССР яе дмам нэобретевнй к От 3 фытна(71) Заявитель Таганрогский радиотехнический институт нм. В.Д.Калмыкова(54) устРОЙстВО для Вычисления сВеРтки Функций Изобретение относится к областидискретно-аналоговой специализированной вычислительной техники и может быть использовано в радиотехнике,электросвязи и измерительной технике для вычисления свертки функций.Кроме того, оно может быть использовано в радиолокационных и гидроакустических устройствах и системах связи для обнаружения, обработки и опознавания сигналов и при исследованиисистем автоматического регулирования.Известно устройство для вычислениясвертки Функций (11 в котором длясоздания обратного хода времени в одной из свертываемых Функций используется считывание Функции с графиковили магнитной ленты с замедлением.Наиболее близким техническим решением к данному изобретению является 20устройство для вычисления сверткиФункций 21 содержащее блок управления, первый выход которого соединенсо входом генератора импульсов, илинию задержки, состоящую из последовательно соединенных ячеек памяти,выход каждой из которых соединен совходом последующей ячейки памяти ипервым входом соответствукщего блокаумножения,Недостаткам известных устройствявляется низкая точность вычислений и ограниченный частотой диапазон.Целью изобретения является повышение точности и быстродействия устройства.Это достигается тем, что предлагаемое устройство содержит распределитель, сумматор, блок преобразования частоты, масштабный блок и блоки памяти по числу блоков умножения, входы всех блоков памяти соединены с первью вхддом масштабного блока, второй выход которого соединен со входом первой ячейки памяти линии задержки, третий выход - с первым входом блока преобразования частоты, а его вход является входом устройства, управляющий вход каждого блока памяти соединен с выходом распределителя, управляющий вход каждой ячейки памяти линии задержки соединен с выходом генератора импульсов, дополнительный выход которого соединен со входом распределителявыход каждого блока памяти соединен со вторьм входом соответствукщего блока умножения, выход которого подключен ко входу сумматора, дополнительный вход масштабного блока соединен со вторьм выхо 686038дом блока управления, второй вход блока преобразования частоты соединен с выходом сумматора, а его выход является выходом устройства .На Фиг. 1 приведена схема предлагаемого устройства; на фиг.2 - схема 5 ячейки памяти.Устройство для вычисления свертки Функций содержит блок управления 1, первый выход которого соединен со входом генератора импуль- О сов 2, линию задержки 3, состоящую из послецовательно соединенных ячеек памяти 4 - 4, выход каждой иэ которых сое;инеи со входом последующей ячейки памяти и первым входом соответствующего блока умножения 5, - 5 р. Кроме того, устройство содержит распределитель 6, сумматор 7, блок преобразования частоты 8, масштабный блок 9 й блоки памяти 10,1 в 10 п.Один из возможных вариантов выполнения ячейки памяти 4 приведен на Фиг. 2.Ячейка памяти 4 содержит аналоговые ключи 11, и 11, записи, аналоговые ключи 1 и 12 считывания,ана логовые ключи 13.1 И 13 ускорения разряда накопительных элементов,запоминающие конденсаторы 141 и 14 и операционный усилитель 15 с большим входными малым выходным сопротив- ЗО лениями. При этом попарно соединенные управляющие входы аналоговых ключей 13 и 12, 111 и 12, 13 и 121, 11 и 12подключены соответственно к первому, второму, третьему и четвертому 35 выходам генератора импульсов 2 управления.Блок управления 1 предназначен для отпирания каналов масштабного блока 9, пуска генератора импульсов 2 4 О управления и автоматического изменения, например, по заданной программе частоты повторения тактовых импульсов, и может быть выполнен на элементах дискретной техники. 45Генератор импульсов 2 предназначен для выработки импульсов управления работой линии задержки 3 и может быть выполнен, например, из генератора тактовых импульсов с перестраиваемой частотой, четырехканального распределителя импульсов последовательного действия и схемы ИЛИ, выход которой подсоединен к переключающему входу распределителя 6 им 55 пульсов .Блоки памяти 10 - 10 предназначены для аналогового запоминания и хранения одного выборочного значения исходного сигнала и могут быть выполнены с использованием аналого вого ключа записи, запоминающего конденсатора аналогового ключа считываний и операционного усилителя с большим входным и малым выходным сопротивлениями . Устройство работает следующим образом.При поступлении сигналов ,) и,. ) соответственно на входе масштабного блока 9 блок управления 1 будет вырабатывать импульс отпиранияканалов масштабного блока 9 и импульсзапуска генератора импульсов 2. В результате последний начинает вырабатывать импульсы управления работойлинии задержки 3 импульсы переключения распределителя 6,Одновременно сэтим сигналы 6,И)и (1)после усиленияпо амплитуде до заданных значений ипреобразования средних частот ихспектров поступают на входы соответственно блоков памяти 101 - 10 п иячейки памяти 4 линии задержки 3.При наличии сигналана входах блоков памяти 10 и последовательном во времени приходе на их управляющие входы канальных импульсов распределителя 6 импульсов через интерв алы времени д 1 (и - ) Л 1 и И Л гна выходах соответственно блоков памяти 10,1, , 10 яи 10 ц и следовательно, на первых входах соответственно блоков умножения 5 , 5 п и5появляются и существуют в течениевсего интервала времени 7=и -)ь нап,ряжения, прямо пропорциональные соответственно выборкам Г ЛЦ,"Ь-) ЛДи Я ь) сигнала 1 Н)При наличии сигнала на сигнальномвходе ячейки 4 4 линии задержки 3 ивыработке импульсов управления генератором 2 через интервалы времени Л"уМ 1 Ь 1 о и дт появляются и существуютв течение интервала времени ЛЕна выходе ячейки памяти 4 и, следовательно, втором входе блоКа умножения 51напряжения, прямо пропорциональныесоответственно выборкамЬ 1),1 -МЛЧ,1 ф,которые через интервал времени Л, с момента их появления на выходе упомянутой ячейки, появляются и существуют в течение интервала времени Ь 1 на выходе ячейкипамяти 4 и, следовательно, второмвходе блока умножения 5 , а еще через интервал времени Ь, с моментаих появления на выходе ячейки памяти 4,они появляются и существуют втечение интервала времениИ на выходеячейки памяти 4,и,следовательно,втором входе блока умножения 5,Черезинтервал времени пью указанные выборкипоявляются в той же последовательности и существуют в течение интервала времени Ь 1 на выходе ячейки памяти 4 о, и следовательно, второмвходе блока умножения 5 ,Таким образом, при наличии сигнала Сна входе ячейки памяти 41 ивыработке импульсов управления генератором 2 на выходе ячеек памяти 44,,4 и 4 П и, следовательно, на вторых выходах соответственно блоков 5,5 ВЬОЗВ фиг.2Составитель О. Сахаров Редактор Н. Каменская Техред Н,Бабурка КоРРектоР Г. Решетник Заказ 5461/4 В Тираж 780 Подписное ЦЗИИПИ Государственного комитета СССРпо делам иэобретений и открытий113035, Москва, 3-35, Раушская наб., д.4/5Филиал ППП Патент, г. ужгород, ул, Проектная, 4.