Устройство для моделирования нейрона

О П И С А Н И Е 1 ц)6829 ЮИЗОБРЕТЕНИЯ Союз Советских Социалистических Республик(61) Дополнительное к авт. свид-ву22) Заявлено 23.05,77 (21) 2490145/18) М. Клвб 066 7( исоединением заявки Государственный комите(23) ПриорОпубликовДата опуб 681.33 (088,8 о 30,08.79. Бюллетень3 кования описания 30,08.79 по делам изобретений и открытий72) Авторы изобретен Ю. В. Чернухин и Г, А. Галуев Таганрогский радиотехнический институт им, В. Д, Калмыков) УСТРОЙСТ Изобретение относится к бионике и вычислительной технике и может быть использовано в качестве элемента нейронных сетей для моделирования биологических процессов, в устройствах распознавания обра зов, а также в качестве элемента структур, предназначенных для решения систем алгебраических уравнений, задач исследования операций, краевых задач теории поля.Известно устройство для моделирования 10 нейрона 1, содержащее пороговый элемент, подключенный ко входам устройства и к суммирующим элементам, элемент И, элемент НЕ, разрядную и зарядные цепи и широтно-импульсные модуляторы, 15Недостатком известного устройства является нестабильность параметров, наличие входов двух типов, что ведет к усложению его конструкции.Наиболее близким техническим решением 20 к изобретению является модель нейрона 121, содержащая и блоков изменения синаптических весов, первые входы которых являются входами устройства, выходы соединены со входами сумматора, отдельный вход, подключенный к схемам управления величиной порога пластического нейрона и ко вторым входам блоков изменения синаптических весов, блок сравнения уровня ритмической активности и блок усиления, 30 Недостатком этого решения является малая точность моделирования и ограниченные функциональные возможности.Цель изобретения - повышение точности моделирования. Указанная цель достигается тем, что в устройство введены второй сумматор и пять цифровых интеграторов. Выход первого сумматора подключен к первому входу первого цифрового интегратора, выход которого соединен с первым входом второго сумматора, выход которого подключен к первому входу второго цифрового интегратора. Его выход соединен с первыми входами третьего и четвертого цифровых интеграторов. Выход третьего цифрового интегратора является выходом устройства. Выход четвертого цифрового интегратора связан со вторым входом второго сумматора, к третьему входу которого подключен выход пятого цифрового интегратора. Его первый вход и второй вход второго цифрового интегратора соединены с одним управляющим входом устройства. Вторые входы и блоков изменения синаптических весов и вторые входы первого, третьего, четвертого и пятого цифровых интеграторов соединены с другими управляющими входами устройства соответственно.3Структурная схема устройства представлена на чертеже.Устройство содержит входы 1 , 1 каждый из которых может быть как возбуждающим, так и тормозящим; д блоков изменения синаптических весов 2 ь, 2, выполненные в виде цифровых интеграторов, управляющие входы Зь , 3, подключенные к входам подынтегральных функций (вторые входы) цифровых интеграторов 2, , 2, первый сумматор 4, осуществляющий пространственное суммирование, входных сигналов, первый цифровой интегратор 5, вход 6, соединенный со вторым входом интегратора 5 и управляющий изменением веса пространственного суммирования, второй сумматор 7, второй цифровой интегратор 8, третий цифровой интегратор 9, представляющий собой выходной блок устройства и реализующий пороговый эффект, вход 10, который подключен к второму входу цифрового интегратора 9 и управляет изменением веса выходной величины, четвертый цифровой интегратор 11, вход 12, который подключен ко второму входу интегратора 11 и управляет изменением длительности временного суммирования, пятый цифровой интегратор 13, вход 14, который соединен с входами переменной интегрирования (первые входы) интеграторов 8, 13 и управляет изменением независимой переменной, вход 15 который подключен к второму входу интегратора 13 и управляет изменением значения порога.Для задания режима функционирования устройства на его управляющие входы 3 , 3, 6, 12, 10 и 15, подключенные к входам регистров подынтегральных функций цифровых интеграторов 2 ь , 2, 5, 11, 9 и 13, подаются соответствующие значения синаптических весов, веса пространственного суммирования, длительности временного суммирования, веса выходной величины и порога, которые записываются и хранятся в регистрах подынтегральных функций соответствующих интеграторов, После этого на специальный вход 14 подаются значения приращений независимой переменной. С данного момента устройство готово к приему входных сигналов, поступающих с выходов других элементов, объединенных с этим элементом в нейроноподобную сеть, либо от датчиков информации, моделирующих рецепторные нейроны. Входные сигналы через входы 1, 1 устройства поступают на входы переменных интегрирования цифровых интеграторов 2 ь , 2, в которых умножаются на соответствующие значения синаптических весов, хранящихся в регистрах подынтегральных функций этих блоков. Полученные произведения с выходов цифровых интеграторов 2 ь , 2 поступают на входы 4. Сумматор 4 осуществляет суммирование поступающих на его входы произведений и передает полученную сумму на 5 10 15 20 25 30 35 40 45 50 55 60 65вход переменной интегрирования интегратора 5, в котором эта сумма умножается на соответствующее значение веса пространственного суммирования, записанное в регистре подынтегральной функции этого интегратора. Полученное произведение с выхода интегратора 5 поступает на первый вход сумматора 7, на третий вход которого с выхода интегратора 13 подается произведение значений порога и независимой переменной, причем значение порога хранится в регистре подынтегральной функции интегратора 13, а значение независимой переменной подается с управляющего входа 14. В этот же момент значение результата временного суммирования, полученное на предыдущем шаге (на первом шаге оно равно нулю) и хранящееся в регистре подынтегральной функции 8, умножается в нем на значение независимой переменной (задаваемое с специального входа 14) и поступает на вход переменной интегрирования цифрового интегратора 11, в котором дополнительно умножается на значение длительности временного суммирования (записанное в регистре подынтегральной функции интегратора 11) и подается на второй вход сумматора 7. Результат временного суммирования, полученный на данном шаге в сумматоре 7, поступает на вход приращений подынтегральной функции интегратора 8, в котором суммируется со значением временной суммы, полученной на предыдущем шаге. После суммирования значение временной суммы в следующем шаге умножается на приращение независимой переменной. Полученное произведение с выхода интегратора 8 поступает на вход переменной интегрирования интегратора 9, в котором умножается на значение веса выходной величины, хранящееся в регистре подынтегральной функции этого интегратора, и полученное произведение сравнивается с нулем, Если это произведение больше нуля, то на выходе устройства появляется выходной сигнал. Если произведение отрицательное, то сигнал на выходе отсутствует.Процессы, происходящие в устройстве, описываются следующей системой разностных уравнений:ЬУ 1;.Ц = - вУ,.Ы+1 У, - 1у= гпах ) 6; у,); у 1 р. ц Ы = уьМ, где а - значение длительности временногосуммирования; у; - значение временной суммы, полученной в предыдущем шаге; М - приращение независимой переменной; Р - значение веса пространственногосуммирования;у; - синаптические веса;у - входные воздействия, поступающиена 1-м шаге;В - значение порога;К - значение веса выходной величины,Можно показать, что если в системе (1) а равно единице и Л 1 равно единице, то решение этой системы примет следующий вид:лУ 1+Ц = з 10 п1, У" -И1=1что соответствует алгоритму работы формального нейрона.Если а равно нулю, М равно единице, К равно единице и на выходе устройства ис пользуются одноразрядные приращения, то решение системы (1) примет следующий вид:1 - 1 лУ 1 - 1 п(;У 1 - Е, 20:О 1:1что совпадает с алгоритмом работы нейрона, реализующего механизм временного суммирования входных сигналов.Если положить и в интервале от нуля до единицы и Л 1 в интервале от нуля до единицы и использовать на выходе устройства многоразрядные приращения, то решение , системы (1) аппроксиммирует решение следующей системы дифференциальных урав-нений= - Р Р)+-";.(У,Р)у,(1) = гпах (О; й у (1) - , 6 ),которая описывает работу аналогового нейрона.То есть без изменения конфигурации связей между цифровыми интеграторами и 40 цифровыми сумматорами эта схема позволяет моделировать формальный нейрон, модель аналогового нейрона и модель нейрона, реализующего механизм временного суммирования. Кроме того, при задании со ответствующих значений указанных параметров устройство может работать в режиме сумматора, цифрового интегратора, реализующего формулу прямоугольников, генератора и элемента памяти.Благодаря введению новых блоков и связей повысилась точность моделирования.Формула изобретенияУстройство для моделирования нейрона, содержащее п блоков изменения синаптических весов, первые входы которых являются входами устройства, а выходы соединены со входами первого сумматора, отличающееся тем, что, с целью повышения точности моделирования, в него введены второй сумматор и пять цифровых интеграторов, выход первого сумматора подключен к первому входу первого цифрового интегратора, выход которого соединен с первым входом второго сумматора, выход которого подключен к первому входу второго цифрового интегратора, выход которого соединен с первыми входами третьего и четвертого цифровых интеграторов, выход третьего цифрового интегратора является выходом устройства, выход четвертого цифрового интегратора подключен к второму входу второго сумматора, к третьему входу которого подключен выход пятого цифрового интегратора, первый вход которого и второй вход второго цифрового интегратора подключены к одному управляющему входу устройства, вторые входы п блоков изменения синаптических весов и вторые входы первого, третьего, четвертого и пятого цифровых интеграторов соединены с другими управляющими входами устройства соответственно.Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР429435, б 06(.1 7/60, 1972.2. Авторское свидетельство СССР211168, С 1 066 760, 1966 (прототип),Составитель А. ЯицковРедактор Р, Киселева Техред Н. Строганова Корректор Е. ОсиповЗаказ 2366/16 Изд.559 Тираж 780 Подпнсно НПО Поиск Государственного ко,", итета СССР по делам изобретений и открыты113035, Москва, Ж.35, Раушская набд. 45ипография, пр. Сапунова, 2