Аналого-цифровой преобразователь с коррекцией динамических погрешностей

(и) 66 О 240 ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз Советских Социалистических Реслублин(51) М, Кл.Н ОЗК 13/17/Ст 01 К 13/02 с п исоединением заяв Государственный ком ит5) Дата опубликования описания 30.04.7 2) Автор изобретения М, Оранжереев 71) Заявит 4) АНАЛОГО-ЦИФРОВОЙ ОРРЕКЦИЕЙ ДИНАМИЧЕ ЕОБРАЗОВАТЕЛЬ Х ПОГРЕШНОСТЕ к технике преобгналов в цифро 2ие(43) Опубликовано 30,04.79 Изобретение относичсразования аналоговыхвые. Известен аналого-цифровой преобразователь с коррекцией в процессе поразрядного уравновешивания;111.Недостатком его является невозможность преобразования сигналов за й-тактов,Известен аналого-цифровой преобразователь с коррекцией динамических погрешно- ц стей, содержащий сравнивающие устройства, преобразователь кодов в напряжение, блок контрольных напряжений, схемы суммирования напряжений, логические схемы, генератор импульсов, распределитель тактовых импульсов, дополнительный преобразователь кода в напряжение, аналоговый выход которого подключен к схеме суммирования компенсирующих напряжений, а цифровой выход соединен с входом цифрового сумматора, на другой вход которого подключен цифровой выход основного преобразователя кода в напряжение 12,Недостатком устройства является невысокое быстродействие за Ь-тактов. 5Целью изобретения является повышен быстродействия.Цель достигается тем, что в аналогоцифровой преобразователь, содержащий основной и дополнительный преобразовате ли кодов в напряжения с подключенными поразрядно регистрами, распределитель тактовых импульсов, вход которого соединен с выходом генератора тактовых импульсов, а его выходы соединены с входами разрядов регистров основного и дополнительного преобразователей кода в напряжения, аналоговый выход псрвого из которых соединен с входом первого блока сравнения и первыми входами блоков суммирования и вычитания, а аналоговый выход дополнительного преобразователя кода в напряжение соединен с вторыми входами блоков суммирования и вычитания, при этом выход последнего подключен к входу второго блока сравнения, а выход блока суммирования - к входу третьего блока сравнения, сигнальный вход которого соединен с входной клеммой и с сигнальными входами первого и второго блоков сравнения, введены логический элемент НЕ, блок кодирования старших разрядов и логический блок коррекции, при этом входы блока кодирования старших разрядов соединены с соответствующими входами логического блока коррекции и с выходами первого и третьего блоков сравнения непосредственно и через логический элемент НЕ - с выходом второго блока сравнения и с другими входами логического блокакоррекции, соответствующие выходы которого подключены к счетным входам и к входам установки нулей младших разрядов регистра основного преобразователя кода в напряжение, входы установки единиц старших разрядов которого соединены с соответствующими входами блока кодирования старших разрядов и с входами установки единиц регистра дополнительного преобразователя кода в напряжение, причем соответствующие выходы блока кодирования старших разрядов соединены с входами установки нулей 2 К+1 старшего разряда и с входами установки единиц 2 К старшего разряда регистра основного преобразователя кода в напряжение (где К - натуральный ряд чисел), вес второго разряда которого выбран равным весу младшего разряда регистра дополнительного преобразователя кода в напряжение, а блок кодирования старших разрядов содержит логические элементы И и 2 И - ИЛИ, равные числу старших разрядов регистра основного преобразователя кода в напряжение, при этом соответствующие входы логических элементов 2 И в И соединены с соответствующими входными клеммами и со вторыми входами логических элементов И, первые входы которых подключены к входным клеммам, логический блок коррекции содержит логический элемент НЕ и логические элементы И, входы которых соединены с соответствующими входными клеммами и между собой.На чертеже изображена функциональная схема одиннадцатиразрядного устройства.Устройство содержит узел сравнсния 1, генератор 2 тактовых импульсов, распределитель 3 тактовых импульсов, основной преобразователь 4 кода в напряжение, регистр 5 (реверсивный счетчик), блок 6 кодирования старших разрядов, логический блок 7 коррекции, дополнительные регистр 8 кода и преобразователь 9 кода в напряжение, элемент НЕ 10. Узел сравнения 1 состоит из блоков сравнения 11, 12 и 13 и аналоговых блоков вычитания 14 и блока сложения 15. Устройство содержит также элементы совпадения 16 - 25, элементы 2 И - ИЛИ 26 и 27 и элемент НЕ 28,Выходы распределителя 3 соединены непосредственно со входами установки единиц младших разрядов регистра 5 и старших из пар в группе старших разрядов регистра 5, со входами регистра 8, через логический блок 6 кодирования старших разрядов со входами установки нуля старших из пар и входами установки единиц младших из пар разрядов регистра 5 и чсрез логический блок 7 коррекции со счетными входами сложения и вычитания и входами установки нуля младших разрядов регистра 5. Выходы блока сравнения соединены с управляющими входами блоков 6 и 7. 5 10 15 20 25 30 Зд 40 45 50 65 60 65 Импульсом хо устанавливается начальное состояние, при этом старшие разряды рсгистров 5 и 8 устанавливаются в единицы, все остальные разряды регистров 5 и 8 устанавливаются в нулевое положение (цепь установки нулей на чертеже не показана). Вес старшего разряда дополнительного ПНК соответствует весу младшего разряда из старшей пары разрядов основного регистра 5, т. е, 10-му разряду основного ПНК,Блоки сравнения 11, 12 и 13 вырабатывают сигналы 1, если Ух(Ьо, 7 х(СО - Ун С ) /ю+Ук, и О, если сх)УО, Ух)ЬО -- У У(УО+У соответственно.Импульсами хх 4 производится поразрядное уравновешивание старших разрядов по два за один такт соответственно 11-ый разряд и 10-ый разряд, 9-ый разряд и 8-ой разряд, 7-ой разряд и 6-ой разряд, 5-ый разряд и 4-ый разряд.Если в момент х, У.(УО, то через элемент совпадения 16 11-ый разряд регистра 5 сбрасывается в нулевое состояние, если У,.)У то 11-ый разряд остается в единичном состоянии.Импульсом х 10-ый разряд, младший из старшей пары разрядов регистра 5, устанавливается в единичное состояние через элемент 2 И - ИЛИ 26 в случае, если У) но импульс х устанавливает в единичное ) Уо+ Уили Уо) У,) Уо - Сн, Одновременно импульс х устанавливает в единичное состояние старший оазряд следующей пары основного регистра 5, выключает старший разряд и включает следующий по порядку разряд дополнительного регистра 8, вес которого соответствует весу младшего из пары определяемых в следующем такте разрядов основного ПНК, т, е. 8-го разряда.Импульсом х производится поразрядное уравновешивание 5 и 4-го разрядов, установка в единичное состояние 3-го разряда регистра 5 и включение 3-го разряда дополнительного регистра 8.На последних тактах хг, х х 7 происходит коррекция процесса поразрядного уравновешивания. В момент действия хь напряженис Ьсоответствует четырем единицам младшего разряда. Если У(Уо и Кх( Ьо - У, то происходит коррекция на 4 единицы в сторону уменьшения, 3-й разряд регистра 5 остается в единичном состоянии, так как элемент совпадения 21 закрыт потенциалом с элемента НЕ 28 (отличие от ПНК без коррекции на +4 единицы). Импульс х проходит чсрсз элемент совпадения 18 на счетный вход вычитания в 4 разряд регистра 5 и уменьшает число в регистре на 8 единиц (отличие от ПНК без коррекции на - 8 единиц, а результирующее отличие от ПНК без коррекции на - 4 единицы).Если У,.)У, и У)У,+У то происходит коррекция на 4 сдиницы в сторону увеличения. Так как элемент 21 закрыт потенциалом с узла сравнения 1, то импульс хь нс проходит на вход установки нуля 3-го разряда, но проходит через элемент 19 на счетный вход сложения 3-го разряда регистра 5 (отличие от ПНК без коррекции на +4 единицы).Если Уо(С,(Уо+У то коррекция не происходит. Импульс хь не проходит через элементы 21, 19 и 18 так как имеются запрещающиеся потенциалы с элементов 10, 13 и 12 соответственно, 3-ий разряд регистра 5 остается в единичном состоянии,Если У, - У,(У,(УО, то коррекция не происходит. Элементы 18 и 19 закрыты потенциалами с элементов 12 и 13 соответственно. Импульс хь проходит через элемент совпадения 21 и устанавливает 3-ий разряд регистра 5 в нулевое состояние.Лналогично импульс х производит коррекцию на +2 единицы младшего разряда в случае необходимости.Импульсом хь в дополнительном регистре 8 включается и остается включенным до конца измерения младший разряд, имеющий равный вес со 2-м разрядом основного регистра.Последний импульс с распределителя импульс х при У(У устанавливает в нулевое состояние 1-ый разряд регистра, при С)У поступает на счетный вход 1 разряда регистра 5 через элемент 24 и производит коррекцию на + 1,Следовательно, импульс х изменяет число в регистре 5 на .+ 1 единицу.Таким образом, преобразование напряжения в одиннадцатиразрядный код с коррекцией динамических ошибок происходит вместо 11 тактов за 7 тактов.формула изобретения1, Аналого-цифровой преобразователь с коррекцией динамических погрешностей, содержащий основной и дополнительный преобразователь кода в напряжение с подключенными поразрядно регистрами, распределитель тактовых импульсов, вход которого соединен с выходом генератора тактовых импульсов, а его выходы соединены с входами разрядов регистров основного и дополнительного преобразователей кода в напряжения, аналоговый выход первого из которых соединен с входом первого блока сравнения и первыми входами блоков суммирования и вычитания, а аналоговый выход дополнительного преобразователя кода в напряжения соединен с вторыми входами блоков суммирования и вычитания, при этом выход последнего подключен к входу5 10 15 20 25 30 35 40 45 50 55 Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство324705, кл. Н 03 К 13/17, 1970.2. Авторское свидетельство439913, кл. Н 03 К 13/17, 1972. второго блока сравнения, а выход блока суммирования - к входу третьего блока сравнения, сигнальный вход которого соединен с входной клеммой и с сигнальными входами первого и второго блоков сравнения, отличающийся тем, что, с целью повышения быстродействия, в него введены логический элемент НЕ, блок кодирования старших разрядов и логический блок коррекции, при этом входы блока кодирования старших разрядов соединены с соответствующими входами логического блока коррекции и с выходами первого и третьего блоков сравнения непосредственно и через логический элемент НЕ - с выходом второго блока сравнения и с другими входами логического блока коррекции, соответствующие выходы которого подключены ксчетным входам и к входам установки нулей младших разрядов регистра основного преобразователя кода в напряжение, входы установки единиц старших разрядов которого соединены с соответствующими входами блока кодирования старших разрядов и с входами установки единиц регистра дополнительного преобразователя кода в напряжение, причем соответствующие выходы блока кодирования старших разрядов соединены с входами установки нулей 2 К+1 старшего разряда и с входами установки единиц 2 К старшего разряда регистра, основного преобразователя кода в напряжение (где К - натуральный ряд чисел), вес второго разряда которого выбран равным весу младшего разряда регистра дополнительного преобразователя кода в напряжение.2. Преобразователь по п, 1, о т л и ч а ющ и й с я тем, что блок кодирования старших разрядов содержит логические элементы И и 2 И - ИЛИ, равные числу старших разрядов регистра основного преобразователя кода в напряжение, при этом соответствующие входы логических элементов 2 И - ИЛИ соединены с соответствующими входными клеммами и со вторыми входами логических элементов И, первые входы которых подключены к входным клеммам, логический блок коррекции содержит логический элемент НЕ и логические элементы И, входы которых соединены с соответствующими входными клеммами и между собой.660240 фанасьева Составитель Л. Иурашов Корректоры: А. Галахови Л, Брахнин то Типография, пр. Сапунова, 2 аказ 826/8 Изд.280 Тираж 1059 Подписное НПО Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5