Преобразователь напряжение -код

Союз Советскин Социалист ицеских РеспубликОЛ ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(б) Дополнительное к авт. свид.ву пп 656201 2л. 2) Заявлено 17,06.74 ( 34307 Н 03 0 заявкис присоедине (23) Приорите Государстоенный ноинте СССР но делам изобретений н открытий) ПРЕОБРАЗОВАТЕЛЬ НАПРЯЖЕНИЕ-К Изобретение относится к вычислительной технике.Известен преобразователь напряжениекод, содержащий преобразователь код-напряжение и аналоговый сумматор, позволяющие в каждом такте получать разность преобразуемого и компенсирующего напряжений с соответствуюшим номеру такта весом разности 1. Это устройство имеет сложнуюсхему.Известен преобразователь напряжениекод, содержащий операционный усилитель, первый вход которого соединен с выходом через резистор обратной связи и с обшей точкой ц резисторов, второй вывод каждого из которых соединен с общими точками 2 ц ключевых элементов, соединенных последовательно. Выход операционного усилителя соединен с первыми входами ц компараторов, вторые входы которых соединены с соответствующими выходами источника опорных напряжений. Выходы компараторов подключены к входам кодируюшего преобразователя; первый и второй опорные выходы источника опорных напряжений соединены со входами ключевых элементов. Вход элемента цифровои задержки соединен с выходом тактового генератора и с входами Т-триггера и распределителя уровней, информационные выходы которого соединены с входами элемента ИЛИ, а первый управляющий выход - с входом тактового генератора 2.Однако этот преобразователь имеет низкую точность преобразования и большой объем оборудования.Целью изобретения является повышениеточности преобразования и уменьшение объема оборудования.Указанная цель достигается тем, чтов преобразователь напряжение-код, содержащий операционный усилитель, резистор обратной связи, ц резисторов, 2 ц ключевых 15 элементов, ц компараторов, источник опорных напряжений, кодирующий преобразователь, элемент цифровой задержки, тактовый генератор, распределитель уровней, Т-триггер, элемент ИЛИ, введены пять дополнительных ключевых элементов, два конденсатора, два элемента И, 2 ц управляюших эле ментов И, ц Оь-триггеров. При этом выход первого дополнительного ключевого элемента соединен со вторым входом операционного усилителя и через второй и третий дополнительные ключевые элементы - с первичными обкладками двух конденсаторов, вторичные обкладки которых соединены с общей шиной устройства, и с выходами четвертого и пятого дополнительных ключевых элементов, входы которых соединены с выходом операционного усилителя. Управляющий вход первого дополнительного ключевого элемента соединен со вторым управляющим выходом распределителя уровней; управляющие входы второго и третьего дополнительных ключевых элементов соединены с выходами двух элементов И. Первый вход первого элемента И соединен с выходом элемента ИЛИ, с первыми входами 2 с 1 управляющих элементов И и с первым входом второго элемента И. Второй вход первого элемента И соединен с первым выходом Т-триггера и с управляющим входом четвертого дополнительного ключевого элемента; второй вход второго элемента И соединен с управляющим входом пятого дополнительного ключевого элемента и со вторым выходом Т-триггера. Выходы Р-триггеров через управляющие элементы И соединены с соответствующими входами ключевых элементов, первые входы Р-триггеров соединены с выходом элемента цифровой задержки, а вторые входы - с выходами компараторов,Структурная электрическая схема устройства приведена на чертеже.Устройство содержит операционный усилитель 1, резистор 2, ключевые элементы 3 - 7, конденсаторы 8, 9, элементы И 10, 11, элемент ИЛИ 12, распределитель 13 уровней, Т-триггер 14, тактовый генератор 15, элемент 16 цифровой задержки, кодирующий преобразователь 17, источник 18 опорных напряжений, ц компараторов 19, ц Р-триггеров 20, 2 ц элементов И 21, 2 ц ключевых элементов 22, Ч резисторов 23, где а = = 3 - 1, 1 - число разрядов 1-ичного кода.С приходом импульса начала преобразования на вход запуска тактового генератора.15 последний начинает вырабатывать последовательность импульсов длительностью г с периодом повторения Т. Эта последовательность поступает на вход распределителя 13, на и выходах которого поочередно появляются тактовые импульсы длительностью Т, а на (и + 1)-м выходе распределителя 13 импульс начинается с приходом (и + 1)-го импульса на вход распределителя 13, а заканчивается с приходом очередного импульса начала преобразования. Импульс с выхода (п + 1) -го канала распределителя поступает на вход сброса тактового генератора 15 и останавливает его, Та же последовательность импульсов с выхода тактового генератора 15 поступает на вход Т-триггера 14, на одном выходе которого формируются четные тактовые импульсы, а на другом выходе - нечетные тактовые импульсы. Кро.ме того, эта последовательность импульсов с выхода тактового генератора 15 поступает на вход элемента 16 цифровой задержки, осу ществляющего задержку последовательности на время (Т - ). Таким образом, конец -го импульса с выхода элемента 16 цифровой задержки совпадает с концом тактового импульса, появляющегося на выходе 1-го канала распределителя 13, а= 1п.Тактовым импульсом, поступающим с выхода 1-го канала распределителя 13, открывается ключевой элемент 3. Преобразуемое напряжение поступает на ин верти рующий вход операционного усилителя 1. При этом ключевые элементы 4, 6, 22 закрыты и уси литель работает с коэффициентом передачиКлер= 1. Напряжение с выхода операционного усилителя 1 поступает на один из конденсаторов, 8 или 9, в зависимости от того, какой из ключевых элементов, 5 или 7, открыт, что, в свою очередь, определяется состоянием Т-триггера перед приходом импульса начала преобразования, и запоминается на этом конденсаторе. Это же напряжение поступает на входы компараторов 19 и сравнивается ими с рядом равностоящих 25 опорных уровней, вырабатываемых источником 18,Результаты сравнения по каждому уровшо поступают с выходов компараторов 19 на входы кодирующего преобразователя 17.Кроме того, с выхода каждого компаратора 19 сигнал поступает на информационный вход соответствующего Р+-триггера 20, осуществляющего задержку информации, поступающей во время синхронизирующего импульса, приходящего с выхода элемента 16 ЗБ цифровой задержки, на время от конца этогосинхронизируюшего импульса до конца следующего синхронизирующего импульса. Таким образом, информация о результатах сравнения с данном такте имеется на выходах Рь-триггеров в следующем такте, Тактовые импульсы и все последующие до и-го включительно ооъединяются элементом ИЛИ 12 и поступают на одни входы элементов И 21, 10, 11. При этом разрешается прохождение сигналов с выходов Р-тригге ров 20 для управления ключевыми элементами 22 и прохождение сигналов с выхода Т-триггера 14 для управления ключевыми элементами 3 и 6,Если в предыдущем такте какой-либокомпаратор зафиксировал превышение своего опорного уровня, то в следующем такте соответствующий Р -триггер открывает ключевой элемент, коммутирующий соответствующий резистор 23 на источник 18, В противном случае он открывает ключевой элемент 22, коммутирующий тот же резистор на другой вход источника 18. При этом полное число резисторов, соединенных с источником 18, равно т, где гп - номер наибольшегопревышенного опорного уровня в предыдушем такте, и отсчет уровней ведется от меньшего к большему. Соответственноколичество резисторов, соединенных с источником опорного напряжения 1)о, оказывается равным с 1 - и. Так как все резисторы одина ковой величины К, то такая коммутация эквивалентна соединению инвертируюШего входа операционного усилителя 1 с источником 18 через резистор Кгп или резистор К/(с 1 - гп ) .Величина резистора в цепи обратной связи усилителя 1 также равна К. Поэтому в каждом такте, кроме первого, на выходе операционного усилителя 1 образуется разность между входным напряжением и наибольшим превышенным опорным уровнем, 15 умноженная в дс раз и просуммированная со вторым опорным напряжением, Поэтому полученное выходное напряжение операционного усилителя непосредственно, без переключения резистора в цепи обратной связи усилителя, или опорных уровней, подавае 20 мых на компараторы с источника 18, может быть использовано для получения очередных разрядов выходного кода в следуюшем такте.Компенсирующее напряжение всегда равно одному из опорных уровней напряжения 25 уровней. Поэтому, чтобы осуществить пол-. ный цикл преобразования, необходимо в каждом такте, кроме первого, в качестве входного напряжения операционного усилителя использовать выходное напряжение того же усилителя в предыдущем такте. Этой цели служит цепь запоминания и считывания выходного напряжения операционного усилителя 1, выполненная на двух конденсаторах 8 и 9 и четырех ключевых элементах 4 - 7. В каждом такте к выходу операционного З 5 усилителя подключается какой-либо из конденсаторов 8 и 9, в следуюшем такте этот конденсатор отключается от выхода усилителя и соединяется с неинвертируюшим входом операционного усилителя. При этом к выходу операционного усилителя подклю чается другой конденсатор.Форлула изобретения45Преобразователь напряжение-код, содержаший операционный усилитель, первый вход которого соединен с выходом через резистор обратной связи и с обшей точкой ц резисторов, второй вывод каждого из ко торых соединен с обшими точками 2 ц ключевых элементов, соединенных последовательно, а выход операционного усилителя соединен с первыми входами 9 компараторов, вторые входы которых соединены с соответствуюшими выходами источника опорных напряжений, выходы компараторов соединены с входами кодируюшего преобразователя, первый и второй опорные выходы источника опорных напряжений соединены с входами ключевых элементов, вход элемента цифровой задержки соединен с выходом тактового генератора и с входами Т-триггера и распределителя уровней, информационные выходы которого соединены с входами элемента ИЛИ, а первый управляющий выход соединен с входом тактового генератора, отличающийся тем, что, с целью повышения точности преобразования и уменьшения объема оборудования, введены пять дополнительных ключевых элемента, два конденсатора, два элемента И, 2 с 1 управляющих элементов И, ц Рс-триггеров, причем выход первого дополнительного кгпочевого элемента соединен со вторым входом операционного усилителя и через второй и третий дополнительные ключевые элементы - с первичными обкладками двух конденсаторов, вторичные обкладки которых соединены с общей шиной устройства, и с выходами четвертого и пятого дополнительных ключевых элементов, входы которых соединены с выходом операционного усилителя, управляюший вход первого дополнительного ключевого элемента соединен со вторым управляюшим выходом распределителя уровней, управляюгцие входы второго и третьего дополнительных ключевых элементов соединены с выходами двух элементов И, первый вход первого элемента И соединен с выходом элемента ИЛИ, с первыми входами управляющих элементов И и с первым входом второго элемента И, а второй вход соединен с первым выходом Т-триггера и с управляюши м входом четвертого допол ннтельного ключевого элемента, второй вход второго элемента И соединен с управляющим входом пятого дополнительного ключевого элемента и со вторым выходом Т-триггера, выходы Рс-триггеров через управляющие элементы И соединены с соответствуюшими входами ключевых элементов, первые входы Рстриггеров соединены с выходом элемента цифровой задержки, а вторые входы - с выходами компараторов.Источники информации, принятые во внимание при экспертизе1. Шлянди н В. М. Цифровые измерител ьные преобразователи и приборы. М., Высшая школа, 1973, с. 50 - 150.2. Смолов В. Б., Смирнова Н. А. Полупроводниковые кодируюшие и декодируюшие преобразователи. Л., Энергия, 1967, с. 15 - 60.ком нтета СССРй и открытийушская наб., д. 4/5город, ул. Проектная,Сост нская Техред О ТиражП И Госуда рствен ного по делам изобретен 5, Москва, Ж.35, Р ППП Патент, г. У