Цифровой синтезатор частот

Союз СоветсеаСоциалистическихРеспублик ОЛ ИСАНИЕИЗОБРЕТЕНИЯ К ЬВЮРСКОМУ СВИДИТИЛЬСе ВУ 11 642842(22) Заявлено 16.10,74 (21) 2069318/18-09с присоединением заявки Хе(51) М Кл Н 03 В 3/04 ГОсяйрстеенный кбметет ссса в делам изебретеак и еткрмте(54) БИФРОВОЙ СИНТЕЗАТОР ЧАСТОГ Изобретение относится к радиотехнике и может быть использовано в сисгемах автоматики, в приемно-передающих устройствах и в измерительной технике,Известен цифровой синтезатор частот, содержащий пересграиваемый генератор, к управляющему входу которого подключен выход фильтра нижних частот, а выход перестраиваемого генератора через управляемый делитель частоты соединен с первыми входами первого и второго импульсно-фазовых детекторов, к вторым входам которых подключены выходы первого и второго делителей частоты соответственно, входы которых соединены с выходом генератора опорной частоты, при этом поразрядные входы всех делителей частоты соединены с выходами управляющего блока 11Однако в известном устройстве с целью получения малого шага перестройки частоты при высоком значении опорных частот используется несколько контуров фазовой автоподстройки. Белью изобретения является получение шага перестройки частоты, меньшего чем разность опорных частот на втаб рых входах импульсно-фазовых дегекто 3 Пля этого в цифровой синтезатор чаотот, содержащий пересграиваемый генератор, к управляющему входу которого подключен выход фильтра нижних частот, а выход перестраиваемого генератора через управляемый делитель частоты соединен с первыми входами первого и вто.рого импульсно-фазовых детекторов, к вторым входам которых подключены выходы первого и второго делителей частоты соответственно, входы которых соединены с выходом генератора опорной частоты, при этом поразрядные входы всех делителей частоты соединены с вцходами управляющего блока, введены последовательно соединенные цифроанапоговый преобразователь, сгробируюшее устройство .и сумматор, а также пороговый разпичитель, первый и второй триггеры, первое и второе устройствадля поразрйдного совпадения, выходы которых соединены с установочными входами первого и второго делителей частоты соответственно, при этом выход первого 5 триггера подсоединен к,управляющим входам первого делителя частоты и первого устройства для поразрядного совпадения, Выход второготриггера соединен с управляющими Входами второго делителя 1 О частоты н второго устройства для поразрчдного совпадения, к выходу управляющего блока подключены же разрядные входы цифроаналогового,преобразователя и первые разрядные входы первого и второго устройств для поразрядного совпадения, Вторые разрядные входы котод)ых соединены с разрядными Выходами первого и второго делителей частоты со- ответственно, выход первого делителя частоты соединен также с первыми Вхо дами пороговс 1 го различителя, стробирующего устройства и первого тригтера, выход ВторОГО Д 8 лителя частоты соединен с вторыми Входами порогового различителя и стробирующего устройства и с пер- ВЫМ ВХОДОМ ВТОРОГО ТРИГГ 8 Ра ВЬПдОД ПОДО ГОВОГО разпичит 8 ля соединенс вторыми вд-одамц перцогр и второго триггеров а ВыхОды импул ьсно д)азовых детекторов подсоединены к соответствующим входам СУммдйтОРа ВЫХОД КОТОРОГО со 8 динен с входом фильтра нижних частот.На чертеже приведена структурная электрическая суд 8 ма сии т 8 затОрафюк 5Цифровой синтезатор частОт содер)кит перестраиваеыый ГВБ 8 ратор 1 к упраВля Ю)Ц 8 МУ ВХОДУ ХОТОрОГО ПОПЮпочен ВЫХОД фильтра 2, Бижних) частота Выход пере" страиваемого генератора 1 через управ- фо ляемый делитель 3 частоты соединен с первыми входами первого 4 и второго 5 цмпульснО фазОвьзх детекторов к Вторым ,входам которьи подключены выходы первого 6 и второго 7 делителей частоты соответственно, Входы которых соедине:ны с выходом генератора 8 опорной чаототя при этом поразэядньы ВхОды Всех делителей 3, 8 и 7 частоты соединены с выходами управляющего блока 9, последовательно соединенные цифроаналоговый преобразователь 1 О, стробирующее устройство 11 и сумматор 12, а также пО роговый различитель 13, первый 14 и второй 15 триггерыпервое 16 и второе 17 устройства для поразрядного сов-. падения, Выходы которых соединены с Установочньдми вхОдами пеРВОГО 6 и ВТО рого 7 делителей частотьц при этом выход первого триггера 14 подсоединен к управляющим входам первого делителя частоты 6 и первого устройства для по.разрядного совпадения 16, выход второго триггера 15 соединен с управляющими входами второго делителя частоты 7 и Второго устройства для поразрядного сов.падения 17, к выходу управляющего блока 9 подключены также разрядные входы цифроаналогового преобразователя 10 и первые разрядные входы первого 16 и второго 17 устройств для поразрядного совпадения, вторые разрядные входы которых соединены с разрядными выходами первого 6 и второго 7 делителей частоты, выход первого делителя частоты 6 соединен также с первыми входами порогового различителя 13, стробируээщего устройства 11 и первого триггера 14, выход второго делителя 7 частоты соединен с вторыми Входами порогового различителя 13 и стробирующего устройства 11 и с первым входом второго триггера 15, выход порогового различитепя 13 соединен с Вторьвюи, входами первого 14 и второго 15 триггеров, а выходы импульсно-фазовых детекторов 4 и 5 подсоединены к соответствующим входам сумматора 12, выход которого соединен с входом фильтра 2 нижних частот.Синтезатор работает следующим образом.В первый момент производится задание начальных:временных соотношений между сигналами, которое осуществляется установкой управляемого делителя 3 и первого 6 и второго 7 делителей час тоты в начальные состояния управляю- щим блоком 9. Это производится с той целью, чтобы в момент начала работы на входах импульсно-фазовых детекторов 4 и 5 импульс Берестраиваемого генератора 1, прошедщий через управляемый делитель 3 с коэффициентом деления Й , во времени находился между опорными импульсами сформированными из сигнала генератора 8 путем деления на первом ц втором делителях частоты 6 и 7 с коэффициентами деления, равцымц со-, ответственно М и И.2На выходе первого импульсно-фазового детектора 4 формируется сигнал с длительностью импульсов, равной временному рассогласованию опорных импульсов с первого делителя частоты 8 ц поделен ных импульсов перестраиваемого генера тора 1, а на выходе второго цмпульсно фазового детектора 5 формируется сигнал о длительностью импульсов, равной временному рассогласованию между поделенными импульсами перестраиваемого генератора 1 и опорными импульсами с 5 второго делители частоты 7, При суммировании этих сигналов на выходе сумматора 12 образуется сигнал с периодически изменяющейся длительностью положительных и отрицательных импульсов. ЮНа вход сумматора 12, кроме того, подается сигнал цифроаналогового преобразователя 10, прошедший через стробирующее устройство 11. Стробирующее устройство 11 осуществляет стробирова ние проходящего сигнала на время, равное рассогласованию опорных сигналов, которые подаются на его управляющие входы с выходов первого и второго делителей частоты 6 и 7. При этом в сигнале на выходе сумматора 12 амплитуда положительных импульсов в общем случае не равна амплитуде отрицателыых импульсов, так как сигнал цифроаналогового преобразователя 1 О приводит к увеличению амплитуды одних импульсов и к равнозначному уменьшенио амплитуды других.После фильтрации суммарного сигнала на фильтре 2 управляющее напряжение, Зп пропорциональное интегралу от постоянной составляющей суммарного сигнала, поступает на управление перестраиваемым генератором Х.8 пороговом разпичителе 13 производится сравнение временных интервалов между опорными сигналами с пороговым, и, когда эти интервалы становятся меньше порогового, осуществляется временной сдвиг опорных.сигналов. Сдвиг осуществляется нри поступлении сигналов с первого триггера 14 иа управляющие входы первого и второго делителей частоты 6 (7) и первого и второго устройств для поразрядного совпадения 16 (17), выходы и первые разрядные входы которых соединены соответственно со вспомогательными входами и разрядными выходами соответствующих первого и второго делителей частоты 6 (7)При этом производится разовое уменьшение коэффициента деления первого делителя частоты 6, Фу на К( и увеличение коэффициента :деления второго делителя частоты 7 М на К , При этом выходной импульс пер 55 вого делителя частоты 6 сдвигается влево на К То, а второго делителя 7 час-, тоты вправо на К Т где То- период2 Оф 42, 6колебаний эталонного генератора. Сдвинутые выходные импульсы первого 6 и второго 7 делителей частоты возвращаютсоответствующие первый 14 и второй 15триггеры в исходные состсиния.,Предложенный синтезатор частот посравнению с известным позволяет получить малый шаг перестройки частоты.Формула изобретения,Цифровой синтезатор частот, содержащий перестраиваемый генератор, к управляющему входу которого подключен выходфильтра нижних частот, а выход перестраиваемого генератора через управляемыйделитель частоты соединен с первымивходами первого и второго импульснофазовых детекторов, к вторым входамкоторых подключены выходы первого ивторого делителей частоты соответственно, входы которых соединены с выходомгенератора опорной частоты, при этомпоразрядные входы всех делителей частоты соединены с выходами управляющегоблока, о т л и ч а ю щ и й с я тем, что,с целью получения шага перестройки частоты, меньшего чем разность опорныхчастот на вторых входах импульсно-фазовых детекторов, в него дополнительновведены последовательно соединенныецифроаналоговый преобразователь, стробирующее устройство и сумматор, а также пороговый различитель, первый и второй триггеры, первое и второе устройства для поразрядного совпадения, выходыкоторых соединены с установочными входами первого и второго делителей частоты соответственно, при этом выходпервого триггера подсоединен к управляющим входам первого делителя частотыи первого устройства для поразрядногосовпадения, выход второго триггера соединен с управляющими входами второгоделителя частоты и второго устройствадля поразрядного совпадения, к выходууправляющего блока подключены такжеразрядные входы цифроаналогового преобразователя и первые разрядные входыпервого и второго устройств для поразрядного совпадения, вторые разрядныевходы которых соединены с разряднымивыходами первого и второго делителейчастоты соответственно, выход первогоделителя частоты соединен 1,также с первыми входами порогового различителя,стробирующего устройства и первоготриггера, вйход второго делителя часто 1ты соединен с вторыми входами порогового различителя и стробирующего уст642842 стави Гель Г. Серове хред Н, Ьабурка Корректор Л, Небола едактор А. Зиньковски3 аказ 7779/5 Тираж 1059ИПИ Государственного кпо делам изобретенийМосква, Ж 35, Рауцс 130 Фи ППП "Патент", г, Ужгород, ул. Проектная, 4 ройства и с первым входом второго триггера, выход порогового различителя соединен с вторыми входами первого и второго триггеров, а выходы импульсно-фазовых детекторов подсоединены к соответствующим входам сумматора, выход которого соединен с входом фильтра нижних частот,Источники инфюрмании, принятые вовнимание при экспертизе1, Патент США3588732,кл, 331-2, 28.06.71,Подписноемитета СССРи открытийкая наб., д. 4/5