Цифровой преобразователь частоты

с прнсоедннениеив заявка Ю -Геераеретиввиыя иемитет еееети Миииетрев йвйР ие Явив иеееретеииЯ и 4 сирытия(45) Дата опубликования описания 31,0378(54) ЦИФРОВОИ ПРЕОБРАЗОВАТЕЛЬ ЧАСТОТЫ 10 Изобретение относится к импульсной технике. Известен цифровой преобразователь частоты, содержащий блок управления, реверсивные счетчики, логические элементы И, ИЛИ, генератор опорной частоты 1 . Этот преобразователь не обеспечивает необходимой точности. Наиболее близким по технической сущности к заявленному является преобразователь, содержащий генератор образцовой частоты, выход которого через первый ключ соединен со входом суммирующего счетчика, выходы разрядов которого подключены к первым входам логичЕских элементов И, объединен.ных в два блока, и логический элемент ИЛИ, первый вход которого соединен с щ выходом блока управления, а второй через последовательно соединенные элемент задержки и второй ключ соединен с выходом триггера, причем входы триггера и второго ключа соединены с выхо дом логического элемента ИЛИ, второй выход блока управления соединен со вторым входом первого ключа, а вход блока управления соединен со входом преобразователя 2.30 Недостатком такого преобразователя является недостаточная точность быстродействия.Целью изобретения является повьиаение быстродействия.Для этого в преобразователь, содержащий генератор образцовой частоты, выход которого через первый ключ соединен со входом суммирующего счетчика, выходы разрядов которого подключены к первым входам логических элементов И, объединенных в два блока, и логический элемент ИЛИ, первый вход которого соединен с выходом блока управления а второй через последовательно соединенные элемент задержки и второй ключ соединен с выходом триггера, причем входы триггера и второго ключа соединены с выходом логического элемента ИЛИ, второй выход блока управления соединен со вторым входом первого ключа, а вход блока управления соединен .со входом преобразователя, введены два реверсивных счетчика и два делителя частоты импульсов, причем входы Сложение и Вычнтание 1 реверсивных счетчиков соединены с дополнительными выходами блока управления, а их входы управления объединены и подключены к выходу логического элемента ИЛИ, входНа чертеже .приведена структурная электрическая схема преобразователя.Преобразователь содержит генератор15 образцовой частоты 1, ключи 2 и 3, реверсивные счетчики 4 и 5, суммирующий счетчик 6, блоки 7 и 8 логических элементов И, делители 9 и 10 частоты импульсов, триггер 11, элемент 12.задержМ ки, логический элемент ИЛИ 13, блок 14 управления и делитель 15 частоты.На вход 16 подан сигнал преобразуемой частоты,сигналов.на следующим об 30В исходном состоянии счетчики 5 и б и триггер 11 находятся в нулевом состоянии, ключи 2 и 3 закрыты. Блок 14 открывает ключ 2 на время, равное периоду Т преобразуемой частоты 4. В те- З 5 чение этого времени импульсы генератора 1 с частотой следованияпосту.пают на вход счетчика 6. При поступлении на вход счетчика б числа импульсов М( в течение времени 11=И 1/Е сиг нал со счетчика 6 поступает на блок 14 ,и импульс с выхода последнего проходит через элемент 13 на вход счетчика 5 и устанавливает его триггеры (не показаны) в единичное состояние. Этот 45 же импульс опрокидывает триггер 11 в единичное состояние, что приводит к отрыванию ключа 3. 60эф ,з-Частота 1, импульсов, поступающих с выхода элемента 13, равна сумме частот, поступающих на ее входы и определяется выражением первого делителя частоты соединен с выходом первого из упомянутых блоков логических элементов И, а его выход подключен ко второму входу триггера, второй делитель частоты включен между третьим входом логического элемента ИЛИ и выходом второго блока логических элементов И, при этом вторые входы логических элементов Я, объединенных в упомянутые блоки, соединены с выхода 10 ми разрядов Второго реверсивного счетчика. Источники питания и чертеже не,показаны. Работает устройстэоразом. Логические элементы блоков 7 и 8 являются двухвходовыми. Входы каждого из них в .бдоке 8 подключены к выходам одного из триггеров (не показаны) счетчика 5 и одного из триггеров ( не показаны) счетчика 6, причем если один из его входов подключен к триггеру младшего разряда счетчика 5, то Ъторой вход подключается к триггеру старшего разряда счетчика 6 и наоборот. Импульс появляется на выходе того из элементов блока 8, который подключен к нахо" дящемуся в единичном состоянии триггеру счетчика 5 и переходящему из нулевого в единичное состояние триггеру счетчика б. Средняя частотаЕ следова 8 ния импульсов на выходе блока 8, опре деляемая частотой 1 импульсов,поступающих на вход счетчика б и числомЙ 6(1) , находящимся в счетчике 5,равнаЕо ф 45 Ф 8 Ккоэффициент пересчета счетгде й яюиков.Импульсы на выходе блока 8 вызываются импульсами, поступающими на вход счетчика б после установки триггеров счетчика 5 в единичное состояние.Импульсы с частотой 1 поступают8на вход делителя 10.Частота тимпульсов, поступающих с выхода делителя 10, определяется выражениемЕо М 5 Юю )8 рцгде 3 - коэффициент деления делителя 10.Импульсы с частотой 1, поступают через элемент 13 на вход счетчика 5 и вызывают появление импульсов на выходе блока 7.Элементы блока 7 подключены аналогично элементам блока 8.Средняя частота 17 на ВыхсдЕ блока 7, определяемая частотой т з имЮ пульсов, поступающих с выхода элемента 13 на вход счетчика 5 и числамйЬО находящимся в счетчике б, равнаС,ЦЬ(ЦПМИмпульсы с частотой 1 поступают на вход делителя 9, частота на выходе которого представляется выражением7 Ез Ь( )9,р(, х цгде об - коэффициент деления делителя 9Импульсы с частотой 1)э с выхода элемента 13 поступают через открытый ключ 3 на вход элемента 12 и далее на второй вход элемента 13 до тех пор, пока импульс с выхода делителя 9 не опрокинет триггер 11 в нулевое состояние и сигналом с выхода последнего ключ 3 закроется, Перевод триггера 1) в единичное состояние осуществляется очередным импульсом, поступающим на одиночный вход триггера 11 с выхода элемента 13, причем этот импульс не проходит через ключ 3 и тем самым исключается из счета.Частота Е 8 импульсов, поступающих с выхода ключа 3, равна разности частот ти т 9 импульсов, поступающих с выхода элемента 13 и делителя 9, соот- ветственноилисоМ 5 (фф=и)Всего на счетчике 6 с учетом первых К импульсов к моменту времени 11 1 поступило количество импульсов/ о15При работе счетчика 5 в режиме вычитания число в последнем уменьшается с момента времени 1 1 от величиныйщ) и в.момент окончания периода Тчастоты 1 достигнет величины;ЧК20При работе счетчика 5 в режиме сложения сигнал со счетчика 6 при поступлении на его вход К 1 импульсов поступает на вход блока 14 и импульс с выхода последнего пройдет через эле- д мент 13 на вход счетчика 5 и установит его младший разряд (не показано) в единичное состояние. Дальше устройство будет работать как и в предыдущем случае, но число в счетчике 5 будет З 0 увеличиваться.Записав первоначально в счетчик число щ в прямом или дополнительном кодах, при работе счетчика 4 в режимах сложения и вычитания получим величины обратные выходным характерис 1+худ тикам датчиков: К 1 КфиПреобразователь может быть применен и для функционального преобразования высоких частот. Для этого в схему устройства должны быть внесены следующие изменения: выход генератора 1 через делитель 15 подключается ко входу блока 14; преобразуемая частота тподается на вход ключа 2.В преобразователе результат получаем за время, равное периоду преобразуемой частоты при преобразовании низких и Чм) М = к , т . ф инфраниз- . ких частот, или за время измерения преобразуемой частоты преобразования сред них и высоких частот, т.е. повышаетсябыстродействие.формула изобретенияЦифровой. преобразователь частоты, содержащий генератор образцовой частоты, выход которого через первый ключ соединен со входом суммирующего счетчика, выходы разрядов которогоподключены к первым входам логических элементов И, объединенных в два блока, и логический элемент ИЛИ, первый вход которого соединен с выходом блока управления, а второй через последовательно соединенные элемент задержки и второй ключ соединен с выходом триггера, причем входы Триггера и второго ключа соединены с выходом логического элемента ИЛИ, второй выход блока управления соединен со вторым входом первого ключа, а вход блока управления соединен со входом преобразователя, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродей ствия, в него введены два реверсивных счетчика и два делителя частоты импульсов, причем входы Сложение и Вычитание реверсивных счетчиков соединены с дополнительными выходами бло ка управления, а их входы управления объединены и подключены к выходу логи ческого элемента ИЛИ, вход первого делителя частоты соединен с выходом первого из упомянутых блоков логических элементов И, а его выход подключен ко второму входу триггера, второй делитель частоты включен между третьим входом логического элемента ИЛИ и выходом второго блока логических эле. ментов И, при этом вторые входы логических элементов И, объединенных в упомянутые блоки, соединены с выходами разрядов второго реверсивного счетчика.Источники информации, принятые во внимание лри экспертизе:1. Патент США Р 3573125,кл.307-251, 11,06,73.2. Авторское свидетельство СССР Р 300956, кл.01 Б 23/02,10.02.69.иал ППП ффПатентф, г. ужгород, ул. Проектная Тираж 108 ИПИ Государственног по делам и 113035, Москва, ЖПод комитета обретений Раушска