Интегратор

нтно , еск б блн отекл У 1ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Ссчоз СоветскииСоциалистическихРеспубпик. свид-в 364 М 2 Кл,-06 С 7/1 асудврственныи коцит Совета Министров ССС па делам иэооретений и открытий(43) Опубликовано 05,01,77,Бюллете 3) УДК 681.335( 088.8 Дата опубликования описания 30.03,(72) Авторы изобретен, М. Косолапов и В. П, Сенник Куйбышевский политехнический институт им, В.В. Куйбыш( 54) ИНТЕГРАТО оянного тока (УПТ), Ошиб пя УПТ особенно велика внии медленно меняющихся величины,тения - повышение точностилителеи посот дрейфа нуи интегрировгналов малойЦель изобре еняюшихся сигтегри резис тора. ые интегрирупопеременно, сигналом инВ этом интеграторе вход юшие усилители, работаюши вместе с полезным входным тегрируют дрейфовые токи и напряже Изобретение относится к вычислительной и измерительной технике, может быть использовано также в различных устройствах автоматики для интегрирования медленно меняющихся сигналов,Известен интегратор 111, содержащий блоки интегрирования, сравнивающие устройства, переключатели, счетчик, сумматор. Однако такой интегратор обладает недостаточной точностью.Наиболее близок к предлагаемому интегратор 12, содержащий интегрирую щие блоки на усилителях постоянного тока с конденсатором в цепи обратной связи, ключи, блок управления, выходы которого соединены с управляюшими входами кпючей, сумматор, выход которого является выходом интегратора; входы инрующих блоков через два масштабныхтора подключены ко входу интеграинтегрирования медленно мвалов,Предлагаемый интегратор отличаетсятем, что в него дополнительно введены мас 1 О штабные резисторы, переключатель, запоминающий блок, дозирующий конденсатор,причем в каждом бпоке интегрирования первый ключ включен между входом усилителяпостоянного тока и одной обкпадкой кон 5 денсатора, второй - между выходом усилителя постоянного тока и другой обкладкой конденсатора; вход усилителя постояниного тока через последовательно соединенные первый дополнительно введенный мас 20 штабный резистор и третий ключ соединен с выходом, усидитепя постоянного тока, и через второй дополнительный масштабный резистор - с суммирующим входом интегрирующего блока; выход усилителя25 постоянного тока первого блока интегрирова 542200ния через третий дополнительный масштабный резистор соединен со входом второго блока интегрирования, выход усилителя постоянного тока второго блока интегрирования через четвертый дополнительный масштабный резистор - со входом первого блока интегрированич; выходы первого к втэрэго интегрирукпцггх блоков объединены и соединены с первым вхэдэм сумматора и с эдцнм неподвижным контактом допэлнительно введенного переключателя, другой неподвижный контакт которого соединен со входом запоминающего блока. Выходпоследнего связан со вторым входом сумматора а управляющий вход запоминающего 15 блока подключен к вьгходу блока управления.11 одвижный контакт дополнительно введенного переключателя соединен с одной обкладкой дозируюшего конденсатора другая обкладка которого соодинена с шиной нупево го потенциала,На чертеже приведена схема устройстИнтегратор содержит интегрируюшиеблоки 1,г 1 1 усипители постоянного тока 251,У 11 Т) 2,1, 2,масштабные резисторы 3,410 выходные резисторы интегрирующихблоков 11,. 11, переключатель 12, дозирующий конденсатор 13, запоминающийблок 14, сумматор 15, блок управления16, содержащий мультивибратор 17 и триггер 18,Устройство работает следующим образом,Блок управления 16 с помощью мультивибратора 17 и триггера 18 формируетна выходах 18, 20 сигналы одинаковойдлительности, которые управляют кпгэчами7, 72, 8.г, 8, 91, 8, а сигнал с выхода 21 управляет переключателем 12 изапоминающим блоком 14. Сигнал с выхода 19 переводит ключи 7, 8.гпервогоинтегрирующего блока в верхнее положение, а ключ 9 размыкает, В ето же время сигнала на выходе 20 нет, и ключи 78 второго интегрирующего блока остаются в нижнем положении, а ключ 92 замк 50нут, При таком состоянии ключей напряжение на выходе УПТ второго интегрирующего блока пропорционально напряжению дрейфануля усилителя, величина которого определяется соотношением масштабируюших резисторов 5, 6, Это напряжение через резистор 4.поступает на суммирующий входпервого интегрирующего блока, работающего в режиме интегрирования. Напряжениена выходе первого интегрирующего блока пропорционально и:тегральцом. зггачениюОт СУММЫ НаиРЯжЕНгГЯ ВХО:.НОГО СКГГГаЛа,дрейфа нуля УПТ второго интегрирующего блока, а также дрейфа гг,ля собственцого УПТ. Через эезистор 3.1 выходноенапряжение первого цггтегпк у:Ошего бло.ка поступает одиэвремец;ю ца сумматор3. 5 и через ггереггпючатоиь 1 2 - ца эзируюший конденсатор 3.3.Сигнал с мультцвибратора 17 блокауправления 6 переводит трцггер 18 вдругое положение, и ирц етом на выходе20 появпястся уиравпякиций сигггал., который переключает кп:Очи 7; . 8второго1ицтеГриругэшегс блока в верхнее положение а ключ 8 рйзмьгкйет, ( лгочи 7 8 гпервого цнтегрируклцего блока оозврацгаЮТСЯ В НКжЦЕЕ ГГОтСОКОЦГГЕ. КП:ОгГГ ЭаМЫГ:ается. Кондеггсатор 10 герез ключи 7 8,обнуляется, а выходное иаигяжеиие с УПТчерез резистор 4, иостуиа т и су.-. гирч-ГЮЩИй ВХОД ВТОЭОГО ЛГТОГЭГПУгшеГО ОЛОКакоторь:й интегрирует входной сгггггал, дрейфцупя собствеггцого У 1 Т гг ггапряжеггке, проИОрцГГОГГаЧЬГГО дрОГфс и У 1 ;ГЕЗВОг 0интегрирующего блока,Сигнал малог дпцте .100 г. с:, у.гьт.ггибратоэа 1 гГОст".г 1 от с гц кепс" .23. ггаиереключатеггь 1 2,г лэдг;г.оч.ю тозггэ.,ю. -гццй конденсатор 3 3 ко входу - шокцгнагошеГО ОлОка 3. г. 11 рн е:. 01 г ь гэмегт иерекгночецця уровег:ь:.а.гггггксгвюя иа в;гхэдепоспедцегс ггропорщгонапег .г 1 гтэгралу ствходного сгггггала., Такцг; ос;:азы:;, за одцццикл ггггтег-.к.овагг:гя, вк.иэчак,.шгг; себяработу первого и второго ггг;тогрирук,.пихтов китегрцровагигя блоке4,аггэяжеггггена выходе иоспедггего гз ссответств гошем.г гасштабег иро:горгг 1 го.гальгго гиг;Ог рап. ггогуЗГГаЧЕГГГГГО эт Вкооцоио С,ГГГГО;Га Г:О бЕЗ дрейфа цупя входных иптегрцоуюших блоков.Действительно, за полньгй цикл кнтегэирования дрейф нуггя первого интегрирующего блока, как и второгс интегрируется дважды.Фодин раз собствонцьгм интегрирующим блоком, а за вторую половицу цикла - другиминтегрирующим блоком, цо с обратным зчаком. Прггпггмая во внгмангге, что за одинцикл иггтегрироваягя дрейф нуля интегрирующих блоков меняется весьма мапо, подбором резисторов 5 г, бг, 4.1, 5, 6, 4можно добиться, чтобы сумма напряжений,пропорциоцапьчых интегралу от дрейфануля интегрирующих блоков, равнялась нулю.Использование в данг,ом устройственовых элементов и связей позволяет прцинтегрировании медленно меняющихся сигналов уменьшить погренгность от дрейфануля усилителей постоянного тока входных блоков интегрирования, снизить требования к УПТ, Устройство может быть легко выполнено методами интеграпьной технопогии.Формула изобретенияИнтегратор, содержащий интегрирую шие блоки на усилителях постоянного тока с конденсатором в цели обратной связи, ключи, блок управления, выходы которого соединены с управляющими входами ключей, сумматор, выход которого явпяется выхо- И дом интегратора, входы интегрирующих блоков через два масштабных резистора подкпючены ко входу интегратора, о т и ич аю щи йс я тем, что, с цепьюповыщения точности интегрирования, в него 20 введены дополнитепьные масштабные резисторы, переключатель, запоминающий блок, дозируюший конденсатор, причем в каждом интегрирующем блоке первый кпюч включен между входом усипителя Л постоянного тока с одной обкладкой конденсатора, второй - между выходом усилитепя постоянного тока и другой обкладкой конденсатора, вход усилителя постоянного тока через последовательно соединен- Ж ные первый дополнительно введенный масштабный резистор и третий ключ соединен с выходом у.силителя постоянного тока ичерез второй допопнитепьный масштабныйрезистор - с суммирующим входом интегрирующего блока, выход усилителя постоянноготока первого интегрирующего бпока черезтретий допопнительный масштабный резистор соединен со входом второго интегрирующего блока, выход усилителя постоянного тока второго интегрирующего блока через четвертый дополнительный масштабныйрезистор - со входом первого интегрирующего блока, выходы первого и второго интегрирующих блоков эбьединены и соединены с первым входом сумматора и с одним неподвижным контактом дополнительно введенного переключателя другой неподвижный контакт которого соединен со входом запоминающего блока выход последнего связан совторым входом сумматора, а управляющийвход запоминающего блока подключен к выходу бпока управпения, подвцжчый контактдополнительно введенного переключателя соединен с одной обкпадкой дозиру.ющегоконденсатора, другая обкпадка которогосоединена с шиной упевсго потенциала.Источники информации, принятые во внимание при экспертизе:1, Авторское свидетельство Мд 301713,06 6 7/18, 28,11,69,2 Смолов В, Б, Анапоговые вычислительные машины, изд. фВысшая школа",Москва, 1972, стр. 179,г1г542200 Я1 Г Составитель Л, Снимщиковаедактор Б, федотов Техред Н, Андрейчук Корректор А. Лаки 5983/31ЦНИИ ПИ Государстпо д113035, Мос СССР Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 ЗТираж 864 Подписноеенного комитета Совета Министлам изобретений и открытийква, Ж, Раушская наб., д, 4/